第3章 显示链路中的 LVDS 接口标准
做 LVDS 显示链路设计,第一步得搞清楚你在跟哪种接口打交道。FPD-Link 和 OpenLDI 是两座绕不开的山头。我自己入行那会儿,就因为在手册里把这两个混着读,板子画出来死活点不亮屏幕——后来才发现,它们的引脚定义和握手时序差了一拍。
3.1 FPD-Link(Flat Panel Display Link)
FPD-Link 是 National Semiconductor(现 TI)推的串行接口标准。它在发送端把 24 位 RGB 数据 + 控制信号(HSYNC、VSYNC、DE)串化成 4 个差分对,外加一个时钟对。接收端再解回来。
电气域方面,FPD-Link 的差分输出电压在 250 mV 到 450 mV 之间,共模电压约 1.2 V。注意这个共模不是 0 V,是正的很关键——耦合电容的耐压和终端匹配都得按这个算。
| 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|
| 差分输出电压(VOD) | 250 | 350 | 450 | mV |
| 共模电压(VCM) | 1.125 | 1.2 | 1.375 | V |
| 输出上升/下降时间 | — | 0.3 | 0.6 | ns |
| 输入共模范围 | 0.8 | — | 2.2 | V |
3.2 OpenLDI(Open LVDS Display Interface)
OpenLDI 是 FPD-Link 的“亲兄弟”——它也基于相同的串化/解串技术,但引脚排序和电源域做了调整。它由 Silicon Graphics 和 National 联合推出,最早用在高端图形工作站上。
OpenLDI 最大的特点是把时钟嵌在数据流里?不对,时钟还是独立的差分对。区别在于:它支持双边沿采样(DDR),可以在同样带宽下把像素时钟砍一半。比如 1080p@60 Hz 用 OpenLDI 时,时钟可以降到 74.25 MHz,而传统 FPD-Link 需要 148.5 MHz。
还有一点:OpenLDI 的连接器定义更统一。我查过几十份屏厂的手册,发现它们的引脚顺序几乎都跟着 OpenLDI 标准走。做兼容设计时,照着这个标准画 PCB 准没错。
3.3 两种接口的电气规范对比
电气层面,它们都遵守 LVDS 的基础规范,但输出驱动强度、摆率和终端偏置略有不同。我个人习惯用一个表格来记住差异:
| 特性 | FPD-Link(标准) | OpenLDI |
|---|---|---|
| 通道数 | 4 数据 + 1 时钟 | 4/5 数据 + 1 时钟(可选) |
| 像素时钟最大值 | 85 MHz | 112 MHz(双像素时) |
| 共模电压 | 1.2 V | 1.2 V(兼容) |
| 终端匹配 | 100 Ω | 100 Ω |
| 电平标准 | LVDS 低摆幅 | LVDS 低摆幅 |
你可能会问:“既然电气域几乎一样,为什么还分两种?” 说白了,FPD-Link 最早在车载和监控市场扎根,OpenLDI 则更偏向消费类平板和工控屏。它们的信号时序、DE 极性、消隐区处理可能有细微差别——这些都写在各自的协议文档里。
3.4 其他常见 LVDS 显示变体
- DSI(Display Serial Interface):虽然基于差分信号,但它是 MIPI 联盟的协议,链路层跟 FPD-Link 完全不同。你拿 LVDS 的示波器探头去点 DSI 总线,可能会看到 1.2 V 摆幅下的 LP 模式,那是另一套东西。
- HDBaseT / LVDS 桥接:有些电视套片把 LVDS 经过 eDP 或 V-by-One 再转回来。我的建议是:别被中间桥片骗了,只看屏侧的 LVDS 接口定义。
- 双链路 LVDS:用两组 4 对数据 + 1 对时钟来驱动 1920×1200 以上的高分辨率。这种场景下,两组信号之间的 skew 控制是噩梦,我踩过坑。
实践原则:不管哪种接口,终端匹配电阻一定要靠近接收器引脚放置,且走线长度越短越好。差分对之间的长度差不要超过 5 ps 延时。我当年的项目中,就因为两组数据对差了 8 mm 长度,导致 DQS 采样失败。
3.5 接口标准的整体知识框架
为了让你理清思路,我画了一张图,把本章涵盖的几个维度串起来:
3.6 避坑指南——从接口定义到接地的衔接
最后聊两句接地。LVDS 接口标准本身不规定接地结构,但屏侧的 GND 引脚和发送器的 GND 必须等电位。我吃过一次亏:用 OpenLDI 的屏,地隔离没处理好,共模电压漂了 200 mV,画面出现水波纹。后来在连接器附近加了一颗 0 Ω 电阻做单点接地,问题解决。
- 千万别在 LVDS 差分对旁边走电源层分割线,差模电流会被迫绕道。
- 双链路设计里,两组链路的 GND 参考面要连续,否则串扰增加 3 dB 以上。
- 终端电阻的精度选 1% 就够,5% 的温漂可能导致共模偏移——我亲眼见过。
特别提醒:如果屏的接口标的是“LVDS”,不一定就是标准 FPD-Link 或 OpenLDI。先查屏厂的应用笔记,确认信号极性、DE 极性、IDD 寄存器设置。不要盲信原理图库文件。