LVDS电气特性：电压摆幅、共模电压、差分阻抗
LVDS，说白了就是靠一对儿差分线传数据。很多新手容易把它当成普通数字信号来处理，结果板子一调就出问题。其实LVDS的电气特性很明确，搞懂了电压摆幅、共模电压和差分阻抗，设计上基本不会踩坑。
1. 差分信号的基本概念
先简单说一下差分信号。非差分信号对地参考，干扰全吃。差分信号则是一正一反两根线，接收器看的是两者电压差。好处是抗共模干扰，而且电磁辐射小。
差分信号 vs. 单端信号
- 抗干扰：共模噪声被差分放大器抑制，接收端只关心差值
- EMI控制：信号互为回路，回路面积小，对外辐射低
- 压摆小：LVDS摆幅只有350mV，切换速度快但功耗低
我在项目里见过有人把LVDS当普通CMOS信号走线，结果EMI测试死活过不去。你想想看，两根线没按差分对规则走，回流路径乱七八糟，辐射当然大。
2. 电压摆幅（Voltage Swing）
电压摆幅这事儿，就是信号跳的幅度有多大。LVDS的标准摆幅是350mV，中心在1.2V左右。也就是说，P端和N端各自在1.2V上下跳175mV。
为什么会这样设计？很简单——小摆幅意味着功耗低，开关速度快，电磁辐射也小。相比之下，TTL的0～3.3V摆幅，功耗和EMI都大得多。
| 参数 | 标准值 | 说明 |
|---|---|---|
| 差分输出电压（VOD） | 250 mV ～ 450 mV | 典型值350 mV |
| 输出共模电压（VOS） | 1.125 V ～ 1.375 V | 典型值1.2 V |
| 输出上升/下降时间 | 0.3 ns ～ 1.5 ns | 取决于驱动器 |
经验提示
我个人习惯在测量LVDS摆幅时，直接量差分探头两端的峰峰值。如果低于250mV，基本上链路损耗大了，需要检查PCB走线或连接器质量。
3. 共模电压（Common Mode Voltage）
共模电压，就是差分对两根线电压的平均值。LVDS标准要求接收器输入端共模范围在0V～2.4V，典型驱动器输出共模是1.2V。
为什么这点重要？如果接收器输入端共模电压漂出范围，差分放大器可能会饱和，信号就丢了。我在项目中遇到过这种情况：高速摄像头模组接线太长，地平面有噪声，共模电压被拉偏，结果画面闪花。后来加了共模扼流圈，问题才解决。
注意——共模电压漂移
我曾经调试过一块板子，LVDS链路在低速时正常，但一跑到Gbps级别就丢数据。查了半天，发现是电源纹波耦合到了共模电压上。接收器输入共模超过1.5V，直接切断了数据通路。加了一颗100nF的去耦电容，立马稳定了。
还有一点：LVDS驱动器内置了共模反馈，理论上输出共模很稳。不过PCB设计不好，比如地平面被割裂，共模噪声照样会耦合进来。布线时一定要保证差分对两侧地平面完整。
4. 差分阻抗（Differential Impedance）
差分阻抗，就是一对差分线对高频信号的阻抗。LVDS标准要求传输线特性阻抗为差分100Ω，误差通常控制在±10%以内。
阻抗匹配做不好，信号就会反射，眼图闭合，误码率飙升。我见过有人按单端50Ω走线，结果差分阻抗只有80Ω，信号质量一塌糊涂。
| 参数 | 要求值 | 常见误差 |
|---|---|---|
| 差分阻抗（Zdiff） | 100 Ω | ±10% |
| 单端阻抗（Z0） | 50 Ω | ±10% |
| 对内偏差 | ＜ 10 ps | 长度匹配 |
阻抗控制要点
- 线宽、线距、参考层距离三者共同决定差分阻抗
- 层叠设计要提前用仿真工具（如Polar Si9000）计算好
- 差分对间距保持恒定，避免阻抗突变
- 换层处加地过孔，保证回流路径连续
说到阻抗匹配，你一定要记住接收器端的端接电阻。LVDS标准要求接收器端并联100Ω电阻，位于差分线末端。这个电阻不能省，也不能随意改值。
千万别省端接电阻
我曾经遇到一个案例：某工程师为了省成本，把接收端100Ω端接电阻去掉了。结果信号反射严重，数据链路根本跑不起来。后来加上电阻，眼图瞬间打开。经验教训就是——LVDS的驱动电流是按100Ω负载设计的，没有负载，驱动器工作点都不对。
5. LVDS电气特性核心关系图
把这三者的关系梳理一下。电压摆幅决定了信号幅度，共模电压决定了直流工作点，差分阻抗决定了信号完整性和能量传输。三者互相制约，一个环节出问题，整个链路就完了。
6. 实用设计建议
讲了这么多理论，最后给几个硬核建议：
- 选型时看数据手册——不同厂商的LVDS驱动器摆幅略有差异，别只看标称350mV，最值也要过一遍
- 预留测试点——PCB上给差分对留SMA或测试焊盘，方便调试时量电压摆幅和共模电压
- 信号完整性仿真——现在工具这么多，走线前跑一下差分阻抗和眼图，比事后改板子强百倍
- 电源去耦不能省——共模电压稳不稳，很大程度靠电源质量。每对LVDS供电脚加100nF+1μF电容
举个例子
我曾经调试一款高速摄像头模组，LVDS链路速率1.5Gbps。布线前用Polar计算了差分阻抗，控制到100Ω±5%。端接电阻用了0603封装，紧贴接收器引脚。实测眼图开口干净，EMI也轻松过Class B。这就是把三个电气特性都搞明白的好处。