2. LVDS技术原理与标准
做信号完整性这些年，我接触最多的接口就是LVDS。它看起来简单——一对儿差分线，一个终端电阻，一收一发。但真想用好，得先把它的底子摸透。这一章咱们就聊聊差分信号、共模电压和电流驱动这三个核心概念。
2.1 差分信号
说白了，LVDS不是用一根线对地传输信号，而是用两根线彼此作为参考。一根传正信号，另一根传反信号，接收器只看两根线的差值。
拿我自己调试的经历举个例子：某款医疗超声板的LVDS链路跑在400Mbps，眼图一直有抖动。查到最后发现，差分对的P和N长度差了将近5mm，导致共模噪声转换成差模干扰。等长之后眼图瞬间打开了。
差分信号的好处非常明显：
- 抗共模噪声——外部干扰同时耦合到两根线上，接收器只取差值，干扰自动抵消。你想想看，工业现场有电机、变频器，单端信号很容易被拉偏，但差分信号稳如泰山。
- 低电磁辐射——P和N电流方向相反，磁场相互抵消，EMI天然小。很多EMC整改案例中，把关键时钟改成LVDS就能过标。
- 电压摆幅小——LVDS标准摆幅只有350mV，比LVTTL的3.3V小了一个数量级，功耗显著降低。
| 特性 | 单端信号 | LVDS差分信号 |
|---|---|---|
| 参考平面 | 地/电源 | 另一根信号线 |
| 电压摆幅 | 1.8V ~ 5V | 350mV (典型) |
| 共模噪声抑制 | 无 | 强 |
| EMI | 较高 | 低 |
| 典型速率 | <200Mbps | >1Gbps |
2.2 共模电压
共模电压是两根信号线的平均电压。LVDS标准规定共模电平为1.2V，允许偏差约±0.2V。为什么定这个值？因为当时的主流IC工艺在1.2V附近有最好的噪声容限和线性度。
共模电压的实际意义在于：接收器输入端必须落在共模输入范围内才能正确工作。我记得有一次客户报修LVDS链路间歇性丢失同步，波形看起来没问题，但测量共模电压发现漂到了1.6V——因为驱动器电源纹波太大，共模反馈环路没稳住。增加去耦电容后恢复。
这里有个容易踩的坑：
2.3 电流驱动模式
LVDS的底层是一个电流源，典型值3.5mA。这个电流流过100Ω终端电阻，产生350mV的差模电压。为什么用电流驱动而不是电压驱动？
第一，电流源对电源噪声不敏感，电源上有300mV纹波，输出电流变化可能只有几个μA，所以LVDS的电源噪声抑制比（PSRR）非常高。第二，电流驱动信号边沿更陡，适合高速传输。第三，电流源输出阻抗高，遇到负载短路也不容易损坏——当然，不信的话你试试恒短路，过流保护还是会动作的。
接收器的输入阻抗也是100Ω（终端电阻就并联在输入端），和传输线特征阻抗匹配，几乎没有反射。整条链路就是一个电流环：驱动器电流从P端流出，经过终端电阻，从N端流回驱动器。
- 驱动器电流：3.5mA（容差±10%）
- 终端电阻：100Ω（差分阻抗）
- 差模电压：3.5mA × 100Ω = 350mV
- 共模电压：1.2V（内部反馈稳定）
2.4 LVDS标准家族
LVDS不是只有一个标准。在IEEE 1596.3和TIA/EIA-644这两个出身下，衍生出多种变体。这里我整理了一张常用表：
| 标准/变体 | 电压摆幅 | 典型速率 | 应用场景 |
|---|---|---|---|
| IEEE 1596.3 | 250~450mV | 400Mbps | 通用数字接口 |
| TIA/EIA-644-A | 247~454mV | 650Mbps~1.9Gbps | 高速背板、串行器 |
| mini-LVDS | 200~400mV | ~800Mbps | LCD面板内部驱动 |
| sub-LVDS | ~150mV | ~1.2Gbps | CMOS图像传感器 |
| LVPECL | ~800mV | ~3Gbps | 时钟分配（但和LVDS不兼容） |
请注意，LVPECL虽然也常见，但它不是LVDS——摆幅大一倍多，共模电平也不同，直接互换会烧芯片。我在项目中接手过一块混用了LVPECL驱动和LVDS接收的板子，上电后半箱接收器热得烫手，查了一个下午才发现是电平标准不匹配。
这张图把LVDS的完整链路画出来了：左侧3.5mA电流源，经过P、N两条线，中间跨接100Ω终端电阻，右侧是高阻抗接收器。下面还标注了典型波形——P和N反相摆动，差模信号的摆幅就是P减N，幅度正好350mV。共模电压1.2V是P和N的平均值，波形图中线刚好在中间。
理解这三个原理，后面看眼图才知道眼图开闭跟差分幅度、共模偏移、终端匹配到底有什么关系。下一段我们直接上手测量——别忘了带上你的示波器和匹配好的探头。