2. 显示链路常见接口：LVDS、eDP、MIPI
做显示链路EMI排查，你首先得认识这几个“主角”。LVDS、eDP、MIPI，说白了就是屏幕和主板之间对话的三种语言。每种语言的信号特点、走线方式、抗干扰能力都不一样。如果连它们的基本脾气都不了解，EMI问题根本无从下手。
我个人习惯，先看接口类型，再看信号速率，最后看走线结构。这三步下来，大部分的EMI风险点就能心里有数了。
2.1 LVDS — 老将出马，一个顶俩
LVDS（Low-Voltage Differential Signaling）是显示链路里的老兵。十年前，绝大多数笔记本和中大尺寸面板都在用它。现在虽然逐渐被eDP取代，但工控、车载、医疗领域依然大量在用。
它的核心思路很简单：用两根线传一个信号，两根线上的电压互为相反数。接收端只看两根线的差值，不看值。这样外部干扰同时耦合到两根线上，一减就抵消了，抗共模干扰能力很强。
我记得有一个车载项目，客户投诉屏幕在发动机启动时闪烁。我们用示波器一量，LVDS链路上的共模噪声高达2Vpp。但因为是差分传输，实际误码率并没有超标。最后在共模扼流圈上加了一颗电容就解决了。你看，差分信号本身就有一定的免疫力，但也要注意线路的平衡性。
LVDS的典型规格：
| 参数 | 典型值 | 备注 |
|---|---|---|
| 单通道速率 | 200 Mbps ~ 1 Gbps | 常见的做到800 Mbps左右 |
| 差分电压摆幅 | 250 ~ 450 mV | 低摆幅是低EMI的关键 |
| 共模电压 | 1.2V | 相对稳定，但受电源影响 |
| 通道数 | 4 ~ 8 对 | 4对数据 + 1对时钟 |
| 典型功耗 | 约 1mW / 对 / Mbps | 比TTL低很多 |
经验提示：LVDS的等长要求很关键。我个人习惯要求数据线和时钟线的长度差控制在±100密耳以内。走线间距至少保持3倍线宽，避免串扰破坏差分特性。
2.2 eDP — 后起之秀，灵活高效
eDP（Embedded DisplayPort）是VESA标准，现在是笔记本、平板、手机的主流接口。它基于DisplayPort架构，专为嵌入式显示链路优化。相比LVDS，eDP的优势在于速率更高、线数更少、支持HBR（高比特率）和PSR（面板自刷新）。
为什么线数少了EMI风险反而更高？你想想看，LVDS用了8对线传1080p@60Hz，eDP可能只用2对线就搞定了。线数减半，但数据量没变少，意味着每对线上跑的速率翻倍了。速率高了，上升沿更陡，谐波更丰富，EMI自然更容易超标。
有一次我被客户投诉，说一款轻薄本的屏幕在开机瞬间有严重的辐射超标。我们测下来，超标点正好是eDP主链路的3次谐波。查了半天，发现是PCB上eDP走线跨了分割地平面，导致阻抗不连续，产生了严重反射和辐射。重新铺地平面后，问题消失。嗯，这里一定要注意：高速差分线的参考平面必须完整，不能“断桥”。
eDP的关键参数：
| 参数 | 典型值 | 注意事项 |
|---|---|---|
| 速率（RBR/HBR/HBR2） | 1.62 / 2.7 / 5.4 Gbps | HBR2以上必须严格控阻抗 |
| 通道数 | 1 ~ 4 Lane | 每Lane一对差分线 |
| AUX通道 | 1 Mbps差分 | 用于链路训练和配置 |
| 差分阻抗 | 100 Ω ± 15% | 推荐控制在±10%以内 |
| AC耦合电容 | 100 ~ 220 nF | 必须贴近驱动端放置 |
重要警告：eDP的链路训练过程对信号质量非常敏感。如果PCB走线引入过多损耗或反射，可能导致链路训练失败，屏幕黑屏或闪烁。我曾经遇到过一个案例，因为连接器接触不良导致AUX通道误码，系统反复训练都上不了HBR模式，最后降级到RBR才勉强能用。
2.3 MIPI DSI — 移动领域的王者
MIPI DSI（Mobile Industry Processor Interface Display Serial Interface）是手机、平板、嵌入式设备的标配。它的物理层是MIPI D-PHY，采用差分信号，但和LVDS/eDP又不太一样。
MIPI D-PHY有两种工作模式：High Speed（HS）和Low Power（LP）。HS模式下，信号类似LVDS，但速率更高，单Lane可达1Gbps以上。LP模式下，信号是单端CMOS电平，用于低功耗的控制指令传输。这种“双模”设计，让MIPI在功耗和性能之间取得了很好的平衡。
但这也带来了EMI问题的新麻烦。LP模式下信号摆幅大（0~1.2V），上升沿慢，辐射能量集中在低频段。HS模式下信号摆幅小（约200mV），但上升沿极快，辐射能量在高频段。两种模式切换时，频谱特性突变，容易形成EMI的“尖峰”。
我记得有一次，一个手机项目在LP转HS的瞬间，辐射超标了约3dB。查波形发现，LP模式下电压有轻微过冲，这个过冲叠加到HS初始的几个bit上，产生了能量集中的窄脉冲。我们在D-PHY输出端加了一颗20pF的电容，稍微放缓了上升沿，问题就解决了。有时候，小电容真的能救命。
MIPI D-PHY的关键参数：
| 参数 | HS模式 | LP模式 |
|---|---|---|
| 差分摆幅 | 140 ~ 270 mV | N/A（单端） |
| 共模电压 | 约200 mV | 0V 或 1.2V |
| 数据速率 | 80 Mbps ~ 1.5 Gbps | ≤10 Mbps |
| 差分阻抗 | 100 Ω | N/A |
| 上升时间 | 75 ~ 125 ps | 2 ~ 5 ns |
2.4 三大接口的EMI特性对比
我把三个接口的EMI敏感点和防治策略整理成了一张图。这张图能帮你快速定位问题，尤其是在调试初期，可以省很多时间。
2.5 怎么选？我的经验总结
你可能会问，三个接口各有特点，实际开发时怎么选？我个人建议分场景看：
- 工控、车载、医疗：优先选LVDS。成熟稳定，供应商多，走线容忍度高。虽然速率不高，但够用。我的经验是，这类产品EMI认证通常卡在低频段，LVDS的共模滤波很好做，成本也低。
- 笔记本、平板、消费电子：选eDP。线少、省空间、支持更高分辨率。但代价是设计难度和EMI风险更高。我建议在设计初期就预留共模扼流圈和电容的位置，不要等样机出来再补。
- 手机、小型嵌入式：MIPI DSI是唯一选择。没有备选方案。好在MIPI的PHY IP普遍成熟，基带厂商也提供了参考设计。但要注意FPC连接器的选型，质量差的连接器会引入额外的寄生电感和电容，破坏信号完整性。
核心观点：不管用哪种接口，EMI问题的根源都绕不开三个因素：信号速率、走线结构、参考平面质量。速率是固定的，但走线和参考平面是设计者可以控制的。我在审查设计时，会把80%的精力花在走线规划和地平面管理上，剩下的20%才是滤波和屏蔽。
好了，这三个接口的基本情况就到这里。理解它们各自的EMI性格，才能在后续的案例排查中快速准确地找到病因。