第一章：UCIe 概述与链路层训练简介
1.1 为什么需要 UCIe？
先聊聊背景。这几年芯片越做越复杂，单颗 die 已经撑不住了。
把多个小芯片（Chiplet）封装在一起，成了主流方案。但 Chiplet 之间怎么通信？
UCIe 就是干这个的——一个开放的 Die-to-Die 接口标准。
我最早接触 UCIe 是在一个 3D 封装项目里。当时团队为了选型吵了三天，最后发现 UCIe 的物理层和链路层分工特别清晰，调起来反而比私有协议省心。
UCIe 的核心价值：标准化、高带宽、低延迟、跨工艺复用。
1.2 链路层训练——到底在训什么？
说白了，链路层训练就是让发送端和接收端“握手”，对齐时间、通道、数据格式。
刚上电时，两边时钟不同步，lane 的极性也不确定。必须通过一系列状态跳转，把链路从“死寂”状态拉到“正常收发”。
你想想看，两个来自不同晶圆厂的 Chiplet，一个 7nm，一个 28nm，初始化时要是没经过训练，数据根本没法看。
我记得有一次调试，链路一直卡在 Training.Lpbk 状态。后来发现是接收端的 CDR 没锁定——嗯，训练状态机里的每个状态都有它的使命。
1.3 训练状态机的整体框架
UCIe 链路层训练状态机，不是凭空拍脑袋的。它分了好几个阶段：
- Reset —— 上电复位，所有寄存器清零。
- Training.Lpbk —— 环回测试，检查物理层通断。
- Training.BitLock —— 比特锁定，对齐串行数据。
- Training.LaneAlign —— Lane 对齐，消除 lane 间偏移。
- Training.L1 —— 低功耗状态训练。
- Active —— 训练完成，正常传数据。
我用一个流程图把核心逻辑画出来——这就是你今天要啃的第一块骨头。
1.4 关键概念一览
为了避免后面看代码犯晕，先把几个术语理清楚：
| 术语 | 含义 | 调试关注点 |
|---|---|---|
| LTSSM | 链路训练状态机 | 状态寄存器值、超时计数器 |
| Lpbk | 环回模式 | 发送数据与接收数据是否一致 |
| BitLock | 比特锁定 | CDR 锁定指示、眼图质量 |
| LaneAlign | 通道对齐 | Skew 检测值、对齐标记 |
| L1 | 低功耗状态 | 唤醒定时器、退出条件 |
调试小贴士：拿到一块新的 Chiplet 板，先读 LTSSM 状态寄存器。它直接告诉你当前在哪个状态——比如 0x01 是 Reset，0x03 是 Lpbk。这是我个人习惯的第一件事。
1.5 常见误解与避坑
刚开始学 UCIe 训练的人，容易把链路层训练和物理层 EQ 混在一起。其实物理层负责模拟信号摆幅和均衡，链路层只管数字状态机。
有一次我把链路卡住归因到物理层，折腾了一周才发现是训练状态机里的超时计数器配错了。从那以后，我每次调训练都先打印状态机跳转日志。
⚠ 避坑指南：我曾经遇到一个 case，芯片复位后 LTSSM 直接跳到 Active，跳过了所有训练状态。看似“快”，但之后数据全是错的。后来发现是复位逻辑漏了清“训练完成”标志位。
千万别跳状态！每个状态都在做必需的校准。跳过，等于埋雷。
1.6 本章小结
我们这节课讲了 UCIe 的由来，以及链路层训练到底要解决什么问题。你看到了那个状态机流程图——它以后会是你调试时的“地图”。
下一节呢，我们要深入状态机的每一个状态，看看里面到底跑的是什么逻辑。现在，先消化这张图，把几个关键状态的名字记住。
嗯，如果你手边有 UCIe 协议文档，建议翻到链路层章节，对着状态图看——效果翻倍。