3. 阻抗匹配原理：特性阻抗、源端匹配、末端匹配

阻抗匹配这东西，说白了就是让信号能量全部传输过去。你想想看，如果信号在传输线上走着走着，突然遇到个阻抗不连续的地方，一部分能量就会被反射回来。反射回来的信号会和原始信号叠加，导致波形失真、振铃，严重了甚至会让逻辑判断出问题。

我个人习惯把阻抗匹配分成三个层面来理解：先搞清楚传输线本身的特性阻抗，再看源端怎么匹配，最后看末端怎么匹配。下面咱们一个一个聊。

3.1 特性阻抗

特性阻抗是传输线的固有属性。它不是用万用表能直接量出来的电阻值，而是信号在传输线上传播时，所感受到的瞬时阻抗。公式很简单：Z₀ = √(L/C)，L是单位长度电感，C是单位长度电容。

我记得刚入行时，总觉得特性阻抗是个抽象概念。直到有一次我亲手测了一块50Ω的微带线，用TDR一看，波形平整得像一条直线。那一刻我才真正理解了——特性阻抗就是传输线的"身份标识"。

影响特性阻抗的主要因素有几个：

• 线宽：线越宽，电容越大，特性阻抗越低
• 介质厚度：走线到参考层越近，电容越大，阻抗越低
• 介电常数：介质常数越高，信号传播越慢，阻抗越低
• 铜厚：影响电感，铜越厚电感越小，阻抗略有降低

3.2 源端匹配

源端匹配的做法，是在驱动器的输出端串联一个电阻。这个电阻加上驱动器本身的输出阻抗，要等于传输线的特性阻抗。公式：Rs + Rdriver = Z₀。

举个例子，如果驱动器的输出阻抗是20Ω，目标Z₀是50Ω，那么串联电阻就是30Ω。为什么这么做？信号从驱动端出发，第一次到达接收端时，幅度只有原来的一半（因为分压）。当接收端反射回来，反射波回到源端时，源端阻抗是匹配的，所以反射波被完全吸收。这样的结果是，最终信号幅度还是完整的逻辑电平，而且没有后续的振铃。

我以前做过一个DDR3项目，地址信号就是用了源端串联匹配。串联电阻选的是22Ω，放在靠近CPU的位置。波形测出来，干净得很，几乎没有过冲。

源端匹配的几个要点：

• 电阻要靠近驱动端放置，越近越好
• 适用于点对点拓扑，多负载时效果会变差
• 串联匹配是"一次反射"匹配，信号需要来回一次才能建立正常电平

3.3 末端匹配

末端匹配，是在接收端放一个电阻到地（或到电源），让接收端的阻抗等于传输线的特性阻抗。这样信号到达末端时就不会反射了，直接被消耗掉。

常见的末端匹配方式有三种：

• 并联匹配：一个电阻从接收端到地，阻值等于Z₀。最简单粗暴，但会持续消耗直流功率
• 戴维南匹配：两个电阻串联分压，中点接接收端。一个到VCC，一个到GND，等效阻抗等于Z₀。能同时匹配直流偏置，但功耗更大
• RC匹配：电阻串联一个小电容到地。只消耗交流功率，但不适合高频信号，因为电容有频率相关性

我遇到过一块板子，信号反射很严重，示波器一看，振铃幅度接近1V。检查后发现，末端匹配电阻焊错了位置，本来应该靠近接收端pin，结果放在了距离5mm的地方。这5mm的stub带来了额外的电感，反而让反射更糟了。

总结一下：阻抗匹配的本质就是消除反射。源端匹配靠吸收反射波，末端匹配靠消灭反射源。实际项目中我一般先用仿真跑一下，确定哪种方案最合适。有时候两种匹配混合使用，效果会更好，但成本也跟着上去了。