VIP20
本课程属于：024-DDR内存控制器Bring-up 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR接口静态时序约束与收敛调试

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR概述
DDR内存发展历史 · DDR4/DDR5/LPDDR4差异 · 应用场景
DDR内存发展历史
02
DDR接口结构
DQ/DQS/地址/命令/控制信号 · 片内终结(ODT) · ZQ校准
DDR接口结构
03
DDR时序参数详解
tCK · tRCD · tRP
DDR时序参数详解
04
DDR读写操作时序
读操作流程 · 写操作流程 · 预充电
DDR读写操作时序
05
时序约束基础
建立时间(setup)和保持时间(h… · 时钟偏斜(skew) · 抖动(jitter)
时序约束基础setup
06
STA（静态时序分析）原理
路径分类 · 时序弧 · 延迟计算
STA静态时序分析
07
DDR接口时序约束
输入延迟约束 · 输出延迟约束 · 多周期路径
DDR接口时序约束
08
源同步接口约束
DQ与DQS的相位关系 · 读取数据眼图 · 写入数据眼图
源同步接口约束DQ
09
时钟系统约束
DDR时钟发生器 · PLL配置 · 时钟树综合对时序影响
时钟系统约束DDR
10
片上变化(OCV)与悲观去除
OCV概念 · derate因子 · 时钟重构
OCV片上变化
11
时序收敛策略1
综合优化 · 重定时 · 寄存器合并
时序收敛策略1综合优化
12
时序收敛策略2
布局布线优化：关键路径约束 · 摆放优先级 · 时钟树平衡
时序收敛策略2布局布线优化
13
时序收敛策略3
时钟偏斜利用与补偿 · 时钟延迟插入
时序收敛策略3时钟偏斜利用
14
时序收敛策略4
时序例外处理：多周期路径 · 虚假路径 · 最大/最小延迟
时序收敛策略4时序例外处理
15
时序收敛策略5
管道化与流水线：增加流水线级数 · 寄存器旁路
时序收敛策略5管道化
16
时序收敛策略6
接口延迟调整：动态延迟补偿 · 相位调整 · DLL/DCC使用
时序收敛策略6接口延迟调整
17
时序收敛策略7
电源与噪声管理：IR Drop · 电源完整性 · 去耦电容
时序收敛策略7IR
18
时序收敛策略8
工艺角与温漂：PVT角分析 · 温度反相 · 统计STA
时序收敛策略8PVT
19
DDR调试工具
逻辑分析仪 · 示波器 · 眼图测量
DDR调试工具
20
常见时序问题1
建立时间违规：原因分析 · 调试方法 · 修复技巧
常见时序问题1建立时间违规
21
常见时序问题2
保持时间违规：原因分析 · 调试方法 · 修复技巧
常见时序问题2保持时间违规
22
常见时序问题3
时钟抖动过大：来源 · 测量 · 降低措施
常见时序问题3时钟抖动过大
23
常见时序问题4
数据与时钟相位偏移 · 眼图闭合
常见时序问题4数据
24
常见时序问题5
读写平衡失败：写平衡 · 读平衡 · 训练序列
常见时序问题5读写平衡失败
25
常见时序问题6
ODT配置不当：ODT值选择 · 匹配 · 影响
常见时序问题6ODT
26
常见时序问题7
刷新与自动刷新时序：刷新间隔 · 并发刷新 · 时序冲突
常见时序问题7刷新
27
常见时序问题8
DDR初始化与训练失败：初始化流程 · 训练模式 · 故障定位
常见时序问题8DDR
28
实战案例1
DDR4 3200时序收敛：项目背景 · 约束设置 · 优化迭代
实战案例1DDR4
29
实战案例2
LPDDR5时序挑战：低功耗特性 · 数据眼重定时 · 动态频率调整
实战案例2LPDDR5
30
调试方法论与流程化
时序收敛工作流 · 自动化脚本 · 团队协作
调试方法论流程化