VIP20
本课程属于：024-DDR内存控制器Bring-up 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR写均衡训练参数校准与自动化验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
Write Leveling概述
DDR内存接口中的时序挑战 · Write Leveling的作用与…
WriteLeveling
02
DDR4/DDR5协议基础
读写命令时序 · DQ与DQS的关系 · Fly-by拓扑结构
DDR4/DDR5协议基础
03
Write Leveling的基本原理
如何通过DQS延迟调整实现数据对齐
WriteLeveling
04
硬件平台准备
示波器 · 逻辑分析仪 · 信号发生器选型与连接
硬件平台准备示波器
05
测试夹具与探头的使用
差分探头 · 单端探头 · SMA连接注意事项
测试夹具探头的使用
06
常见DDR控制器介绍（以Xilinx MIG为例）
IP核配置向导中的Write Lev…
DDRXilinx
07
Write Leveling校准流程总览
初始化 · 训练 · 验证三阶段
WriteLeveling
08
第一阶段
DQS门控信号（DQS gating…
第一阶段DQS
09
第二阶段
DQS到CK的相位对齐——Step…
第二阶段DQS
10
第三阶段
DQ与DQS的精细对准——眼图扫描技…
第三阶段DQ
11
工具实战
使用示波器测量DQS与CK的相位差（…
工具实战DQS
12
工具实战
利用逻辑分析仪捕获训练序列并解析时序
工具实战利用逻辑分析仪捕…
13
自动校准脚本编写
Python控制仪器（VISA/SC…
自动校准脚本编写Python
14
参数寄存器解析
DDR4 MR寄存器（MR1 · MR2 · MR3）中的Leveling相关位
参数寄存器解析DDR4
15
MCU/DSP端配置
通过I2C/SPI访问DDR颗粒的M…
MCU/DSP端配置
16
常见问题1
校准失败——DQS门控窗口太窄如何解…
常见问题1DQS
17
常见问题2
温度漂移导致校准失效——动态重校准策…
常见问题2温度漂移导致校准…
18
常见问题3
信号完整性问题——反射 · 串扰对Write Leveling的…
常见问题3信号完整性问题
19
实战案例1
基于Zynq平台的DDR4 Writ…
实战案例1Zynq
20
实战案例2
某工业相机DDR3接口Levelin…
实战案例2DDR3
21
高速PCB布局对Write Leveling的影响
等长布线 · 参考层中断
PCBWrite
22
仿真验证
使用HyperLynx/ADS进行D…
仿真验证HyperLynx/AD…
23
JEDEC标准解读
JESD79-4中Write Lev…
JEDEC标准解读
24
不同DDR颗粒的差异
三星 · 海力士 · 镁光颗粒的Leveling特性对比
DDR不同
25
多通道DDR系统中的Write Leveling
通道间偏斜补偿
DDRWrite
26
低功耗DDR（LPDDR4/5）的Write Leveling特殊性
CA训练与WCK
DDRLPDDR4/5
27
自动化测试系统搭建
批量校准与Golden Sample…
自动化测试系统搭…Golden
28
校准结果评估指标
眼图张开度 · setup/hold margin的…
校准结果评估指标眼图张开度
29
固件集成
将校准参数写入EEPROM并开机自恢…
固件集成EEPROM
30
未来趋势
DDR6/LPDDR6中的新Leve…
未来趋势DDR6/LPDDR6