第二章 DDR物理层与电气特性

搞DDR调试，第一关就是跟物理层打交道。说白了，你得先搞清楚那些密密麻麻的走线到底在传什么信号，它们的脾气秉性怎么样。

很多新手工程师拿到板子，上来就盯着协议层、初始化流程看。我年轻的时候也干过这事——以为时序调好了就万事大吉。结果呢？板子开始跑还行，跑两个小时就崩了。折腾一礼拜，发现是ODT配置和Vref没伺候好。

所以咱们先沉下来，把物理层这帮"硬汉"摸透。下面我按自己的经验，把DDR物理层最核心的几个点拆开来讲。

2.1 DDR的信号分组与功能

DDR接口的信号看着多，其实可以分为几大类。每个组干自己的活，互不干扰。我习惯把它们画成一张思维导图，你一看就明白。

信号组的核心要点我列在下面这张表里。我自己平时Review原理图时，就盯着这几项检查。

信号组	包含信号	PCB等长组	阻抗控制
数据组	DQ, DQS, DM	同Byte Lane内等长	50Ω ±10%
地址/命令组	A, BA, RAS, CAS, WE, CS, ODT, CKE	全部对CK等长	40Ω 或 50Ω
时钟组	CK_t, CK_c	差分对内等长	100Ω 差分
电源组	VDD, VDDQ, Vref, VPP	无等长要求，但注意滤波	低阻抗电源平面

2.2 DDR的拓扑结构

信号组知道了，这些线连到颗粒上的时候走什么形状呢？这取决于你板子上挂了几颗DDR。我把它分两种情况讲。

2.2.1 单Rank vs. 多Rank拓扑

你想想看，一颗DDR颗粒和两颗颗粒，时钟线和数据线的走法完全不同。下面这张对比表是我自己压箱底的东西。

拓扑类型	适用场景	地址/命令走线	数据线走线	注意事项
点对点	单片DDR颗粒	简单直连	直连控制器	信号质量最好
T型拓扑	2颗/2 Rank	主干分支等长	各连各的数据线	分支长度尽量短
Fly-by拓扑	4颗以上/多Rank	菊花链串接	各连各的数据线	末端需端接电阻

2.3 DDR的电气特性参数

物理层除了走线，还涉及一堆电气参数。这些参数不会写在原理图上，但会藏在DDR初始化配置里。我挑三个最关键的来讲。

2.3.1 驱动强度 (Drive Strength)

驱动强度决定了DDR颗粒输出信号的摆幅和上升时间。太强了过冲大，太弱了信号爬不动。

• DDR3/4通常支持 RZQ/6, RZQ/7, RZQ/8 等档位。RZQ一般是240Ω。
• 我的经验：默认用RZQ/7（约34Ω）。如果走线短、颗粒少，可以降到RZQ/8，省功耗。
• 调驱动强度最笨的方法——拿示波器看眼图，眼睛开到最大的就是合适的。

2.3.2 ODT (片上端接)

ODT是用来吸收数据线上反射波的。说白了就是在线末端加个电阻，让信号不乱弹。ODT值必须和系统阻抗匹配。

DDR标准	ODT可选值	常见推荐值（点对点）	多Rank推荐值
DDR3	40Ω, 60Ω, 120Ω	40Ω	60Ω
DDR4	34Ω, 40Ω, 48Ω, 60Ω, 80Ω, 120Ω	34Ω 或 40Ω	48Ω 或 60Ω
DDR5	40Ω, 48Ω, 60Ω, 80Ω	40Ω	60Ω

2.3.3 Vref (参考电压)

Vref是接收器判断信号是0还是1的门槛。DDR3/4的Vref大约是VDDQ的一半。但实际板上，Vref会有偏差。我曾经遇到过一块板子，Vref被电源噪声串扰了50mV，结果DQS选通总是抖。后来在Vref引脚上加了个RC低通滤波，问题就消失了。

2.4 调试中的电气特性考量

好了，理论讲完了。咱们回到调试现场。电气特性不好，板子会表现出什么奇怪现象？我记录了三类最常见的。

1. 信号过冲：看到Vih_ac_max超了，就去查ODT是不是没开对，或者驱动强度太高。
2. 时序窗口窄：Setup/Hold余量小，往往跟走线等长偏差大有关，或是Vref偏了。
3. 眼图闭合：电源噪声太大，或地弹（Ground Bounce）严重。

嗯，说到这我想起一个案例。去年调一块DDR4 3200的板子，数据眼图总有一路是闭合的。我查了ODT，调了驱动强度，都不行。最后拿着示波器探头去戳PCB走线，发现那一路DQ的过孔在换层时没加回流地孔。加了两颗地孔之后，眼图马上张开了。所以啊，电气特性和物理设计永远分不开。