第2章 信号完整性基础：传输线理论、反射与振铃、阻抗匹配概念

2.1 传输线理论——信号到底是怎么跑的？

我们做DDR5仿真，天天跟传输线打交道。但到底什么是传输线？说白了，任何信号走线，只要它和参考平面构成一个回路，就是一条传输线。这可不是什么高深概念，你PCB上每一根DDR5的地址、数据线，都是传输线。

我刚开始做SI那会儿，总觉得传输线就是一根导线，信号从A到B嘛，能有多复杂？直到有一次调试一块DDR4板子，同样的走线长度，不同的参考层叠，眼图质量差了一倍。我才真正意识到：传输线的核心参数是特性阻抗 Z₀，不是直流电阻。

特性阻抗怎么来的？它取决于单位长度的电感和电容：

Z₀ = √(L / C)

L是单位长度感抗，C是单位长度容抗。这两者由线宽、介质厚度、介电常数决定。你叠层变了，Z₀就变。DDR5走线通常要求控制在 40Ω ± 10% 或者 50Ω ± 10%，具体看设计规范。

项目里我常看到新人问："为啥非要控阻抗？走通不就行了？" 你想想看，信号频率上了 GHz 级别，波长跟走线长度可比了。这时候走线不再是"一根导线"，而是一连串分布式的 L 和 C 组成的传输通道。阻抗不连续，信号就会反弹——这就是反射。

2.2 反射与振铃——信号反弹的麻烦

反射怎么来的？一句话：信号走到阻抗变化的地方，一部分能量弹回去了。反射系数 Γ 描述了这个比例：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

当负载阻抗 Z_load 等于传输线特性阻抗 Z₀ 时，Γ = 0，反射量为零。一旦两者不相等，就会反弹。Z_load 比 Z₀ 大，反射信号跟入射信号同极性（过冲）；Z_load 比 Z₀ 小，反射反极性（下冲）。

振铃呢？ 振铃是多次反射的结果。信号在源端和负载端之间来回弹，每次衰减一点，波形上就出现一串振荡。DDR5 数据速率动辄 4800 MT/s 以上，信号上升沿快到亚纳秒级。振铃引起的过冲可能直接打坏接收端的晶体管——这不是玩笑。

我曾经碰到过一个案例：一块 DDR5 测试板，所有信号质量都 OK，只有 DQS 差分对在上升沿有个小振铃。TDR 一打，发现走线在过孔换层处阻抗跳了 15Ω。加了回流地过孔，振铃就消失了。很多时候，反射问题的源头就是回流路径不连续。

2.3 阻抗匹配——让信号不反弹的关键

阻抗匹配，就是让源端、传输线、负载三者的阻抗尽可能一致，让反射最小化。DDR5 里常用的匹配方式有两类：

匹配方式	典型实现	DDR5 应用	优缺点
源端匹配	驱动端串联电阻	地址/控制信号	吸收反射能量，功耗略增
终端匹配	VTT 上拉/ODT	数据 DQ 线	效果好，但需要额外供电
ODT	片内可调终端	DDR5 数据线	灵活调节，精度高

ODT（On-Die Termination）是 DDR5 的标配。通过配置寄存器，芯片内部可以在 40Ω、60Ω、80Ω 等几个档位切换终端阻抗。我建议在做仿真时，不要只用一个固定值，而是跑几个 ODT 档位的扫描，找到眼图张开最大的那组配置。

你可能会问："我直接把 ODT 设成跟传输线 Z₀ 一样不就行了？" 实际没那么简单。驱动电流、芯片工艺角、温度都会影响最终的眼图质量。仿真就是帮你找到那个最优匹配点。

2.4 三个概念一体看——传输线 + 反射 + 匹配

把这三件事串起来看：传输线是信号通道，反射是通道阻抗不连续引起的后果，阻抗匹配就是消除这个后果的手段。DDR5 仿真的核心，就是在时域（波形）和频域（眼图）里验证这套逻辑是否闭环。

下面这张图，我画了传输线系统里信号正向传输、反射路径、以及阻抗匹配网络的完整链路。你可以看到信号从源端发出，经过传输线到达负载，若阻抗不匹配则信号沿反射路径返回；阻抗匹配网络的作用就是把这条"回头路"堵死。

图中我特意把负载 ZL 设为 75Ω（跟传输线 50Ω 不匹配），这样你可以看到反射路径是如何产生的。实际 DDR5 场景里，负载端是芯片内部的接收电路，其等效阻抗会随工艺角、电压、温度变化。ODT 的作用就是补偿这些变化，让等效负载阻抗尽量贴近传输线的 Z₀。

2.5 小结——理解这三个概念，DDR5仿真就入门了

翻来覆去，其实就这三件事：

• 传输线：信号通道的"性格"由特性阻抗 Z₀ 决定，而 Z₀ 来自走线几何和叠层。
• 反射：阻抗不连续引起信号反弹，振铃是反射的累积效果。
• 阻抗匹配：用源端或终端手段让 Z₀ ≈ Z_load，把反射压到最低。

下一章我们会进入实战——用仿真工具看实际的波形反射怎么算、眼图怎么睁。但今天这三块地基，我建议你反复理解透。在DDR5项目里，80%的眼图闭合问题，追根溯源都能回到这三个概念上。