第3章 信号完整性基础：传输线效应、反射、串扰对眼图的影响
做DDR4眼图测量，你绕不开信号完整性（SI）。说白了，眼图好不好看，全看信号在传输线上经历了什么。我个人习惯先把这三个「杀手」捋清楚：传输线效应、反射、串扰。它们一个比一个隐蔽，但都在眼图上留下痕迹。
3.1 传输线效应——信号不是瞬间到达的
很多人以为PCB走线就是一根导线，信号一踩油门就到。但频率一高，走线就变成了传输线。信号的上升沿越快，走线的长度越不可忽略。当走线长度大于信号上升沿对应的电长度的1/6时，你就必须把它当作传输线来对待。我刚开始做DDR3时吃过这个亏——一根数据线比别的长了200mil，结果整个DQ组眼图歪到不行。
传输线有两个核心参数：特性阻抗Z₀和传播延迟。DDR4通常要求单端50Ω、差分100Ω。一旦实际阻抗偏离这个值，反射就来了。传播延迟则决定了信号到达接收端的时间，直接影响建立/保持裕量。表3-1列出了典型PCB叠层的传输线参数参考。
| 参数 | 典型值 | 对眼图的影响 |
|---|---|---|
| 特性阻抗Z₀ | 50 Ω ± 10% | 不匹配 → 反射 → 眼图抖动增大 |
| 传播延迟 | ~150 ps/inch (FR4) | 过长 → 时序偏移 → 眼宽收缩 |
| 单位长度损耗 | 0.1~0.5 dB/inch @ 2 GHz | 高频衰减 → 眼高降低 |
小技巧：仿真时先用TDR看阻抗曲线，哪里拐了弯，哪里就会反射。我曾经有一块板子，TDR显示在过孔处阻抗跌到38Ω，眼图开度直接少了15%。
3.2 反射——阻抗不匹配的后果
反射系数Γ = (ZL – Z₀) / (ZL + Z₀)。如果负载阻抗ZL不等于Z₀，一部分能量就被弹了回来。反射波与原信号叠加，造成过冲、下冲、振铃。你想想看，这些毛刺在眼图里会是什么样子？——眼线变粗、交叉点模糊、眼高降低。
DDR4的数据线是单向或双向的，驱动器内阻、端接电阻、接收端输入阻抗都可能不匹配。我见过一个案例：CA线末端没加端接，振铃幅度达到信号摆幅的40%，眼图直接变成一团毛线。
避坑指南：我曾经因为走线跨分割导致阻抗突变，反射把数据眼图的高电平拉掉200mV。后来加了个串联电阻，并调整了参考层回流路径才解决。记住，反射不一定只发生在末端，中间任何阻抗突变点都是反射源。
3.3 串扰——邻居串门
串扰是信号线之间的电磁耦合。DDR4走线密集，线间距紧密，串扰很难完全消除。串扰分为近端串扰（NEXT）和远端串扰（FEXT）。近端串扰幅度与耦合长度有关，远端串扰则受上升时间和耦合长度共同影响。串扰在眼图上产生「鬼影」——本该干净的区域出现了多余的电平跳变，直接吃掉噪声裕量。
我通常在布线时遵循“3W原则”：线间距≥3倍线宽，这样串扰可以降到5%以下。但DDR4中往往空间不够，就得靠屏蔽地线、减小耦合长度来补救。表3-2概括了串扰参数与眼图退化量的经验关系。
| 间距/线宽比 | 近端串扰（NEXT） | 眼高退化量 |
|---|---|---|
| 2W | ~8% | ~12% |
| 3W | ~3% | ~5% |
| 5W | ~1% | 基本可忽略 |
核心经验：串扰会让眼图的中间「雾化」。如果你在眼图模板内看到很多毛刺，且毛刺位置与相邻信号翻转时刻重合，八成是串扰在作怪。我习惯用一个简单的SPICE模型先跑个串扰仿真，再决定要不要加隔离地线。
3.4 三者如何联合破坏眼图
传输线效应、反射、串扰不是独立作用的。举个真实例子：一条DDR4数据线走线过长且阻抗偏低，反射导致过冲；旁边一根时钟线切换时又串进来干扰。最终眼图变成了一个「沙漏」形状——上半部分宽、下半部分窄，0交叉点偏移。这种情况靠单一手段很难修。
下面的流程图总结了这三个因素如何一步步摧毁眼图质量。你可以把它当作排查故障的路线图。
我的排查习惯：先看眼高，如果低于标准值，首先怀疑反射和损耗；再看眼宽，如果收窄，优先查时序和串扰；最后看抖动，如果抖动大，多半是反射或串扰引起的决定抖动。
3.5 实战中的综合分析
记住，眼图是结果，不是原因。当你看到一个烂眼图时，别急着调驱动强度或改端接。先打开TDR看阻抗连续性，再跑一下串扰仿真，最后用示波器测反射波形。我惯用的流程是：
- 检查走线长度和参考层完整性——传输线效应
- 在末端测反射系数或S11——反射定位
- 用近场探头扫相邻线——串扰确认
这三步走下来，80%的眼图问题都能找到根因。剩下的20%可能是电源噪声、SSO或芯片本身的PVT漂移，但那属于后几章的内容了。
一句话总结：传输线效应是基础，反射是主要杀手，串扰是隐性隐患。三者叠加，眼图必死。早点用仿真和测量交叉验证，别等板子回来才哭。