第四章 逻辑分析仪基础：采样率、触发、存储深度选择与设置
调试DDR4写均衡，说白了就是跟几纳秒的时序偏差较劲。这时候逻辑分析仪的三个核心参数——采样率、触发、存储深度——你得心里有数。哪个设不对，波形要么糊成一片，要么抓不到关键位置，要么录到一半就断了。我刚开始干这行时就吃过亏，后来才慢慢摸清门道。
4.1 采样率——你能看到多细的信号？
采样率决定逻辑分析仪每秒钟采集多少个点。单位是Sa/s（样点/秒）。你想想看，DDR4的速率动辄2400 MT/s、3200 MT/s，一个UI（单位间隔）才300~400 ps。如果采样率太低，两个采样点之间的间隔比信号跳变还大，那眼图直接就塌了。
奈奎斯特准则告诉我们，采样率至少要是信号最高频率的2倍。但对DDR4这类数字信号，我个人的经验是：采样率至少要达到信号速率的5~10倍，才能看到真实的边沿抖动和毛刺。
| DDR4速率 (MT/s) | 信号基频 (MHz) | 建议最小采样率 (Sa/s) |
|---|---|---|
| 1600 | 800 | 4 G Sa/s |
| 2400 | 1200 | 6 G Sa/s |
| 3200 | 1600 | 8 G Sa/s |
| 4266 | 2133 | 10 G Sa/s |
我在项目里遇到过用4 G Sa/s的机器去抓DDR4-3200的写均衡，结果眼图里的建立/保持时间根本看不准。换到8 G Sa/s后，那些微妙的不匹配一下就暴露了。所以别省这个带宽预算。
4.2 触发——让波形停在正确的位置
逻辑分析仪一直在循环采样，但只有触发条件满足时，它才会把波形“冻住”给你看。触发设不对，你看到的全是无关信号。
DDR4写均衡调试最常用的触发模式是脉宽触发和序列触发。写均衡过程中，DDR4会发送一串特定的DQS脉冲序列，你需要在训练序列的开始位置触发。我曾经把触发条件设成了DQS的上升沿，结果抓了半小时空波形——因为正常读写时的DQS也有上升沿，机器根本分不清。
触发设置的几个要点：
- 触发位置：一般设在存储窗口的30%~50%处，留出预触发空间看之前的状态。
- 触发条件：写均衡阶段用“脉宽 > T_clk × 4”来过滤掉正常数据眼。
- 触发后延迟：设100~200个时钟周期，等DQS信号稳定下来再开始看。
4.3 存储深度——一次能录多久？
存储深度就是逻辑分析仪一次能存多少采样点。它跟采样率直接挂钩：存储深度 = 采样率 × 采集时长。比如你用8 G Sa/s采样，存储深度只有64 Mpts，那你能录的时间就是64e6 / 8e9 = 8毫秒。
写均衡训练通常需要连续观察几百个连续的DQS脉冲，还要看前后的RCD状态变化。8毫秒够不够？够，但你得把触发时机掐准。如果存储深度不够，你可能会看到训练序列半途被截断，以为是DDR4挂了，其实只是机器没录全。
经验公式：
写均衡调试建议最低存储深度 = 采样率 × (训练序列长度 + 200 ns余量)。
以DDR4-3200为例，采样率8 G Sa/s，训练序列约50个DQS周期（~78 ns），加上余量，至少需要 8e9 × 200e-9 = 1600 采样点——但实际上你要看波形细节，最好准备 100 Mpts 以上。
我记得有一次用一台逻辑分析仪只有16 Mpts深度，抓写均衡时总是少几拍，后来换成128 Mpts的机器，才看到完整的DQS-Preamble和Postamble。存储深度这东西，宁多勿少。
4.4 三者的权衡与实战策略
采样率、触发、存储深度不是孤立的。你设高采样率，存储深度必须跟着大，不然时间窗口就短。触发条件设得太宽，又会抓一堆无用数据。三者之间怎么平衡？我整理了一个常用对照表：
| 调试场景 | 采样率 | 触发类型 | 存储深度 | 说明 |
|---|---|---|---|---|
| 写均衡初始化阶段 | 8 G Sa/s | 序列触发 (WR命令+地址) | ≥ 128 Mpts | 需要完整捕获整个训练序列 |
| 眼图测量 | ≥ 10 G Sa/s | 边沿触发 (DQS上升沿) | ≥ 256 Mpts | 高采样率才能看清眼图闭合边沿 |
| 异常DQS毛刺定位 | ≥ 12 G Sa/s | 脉宽触发 (< 0.5 UI) | ≥ 64 Mpts | 毛刺很窄，需要超高采样率和窄触发 |
| 长时间监控（协议级） | 2 G Sa/s (降采样) | 协议触发 (响应帧头) | ≥ 1 | 降低采样率换时长，只看协议波形 |
说白了，你要先想清楚自己到底要看什么。看边沿细节就上高采样率，看长时间行为就降采样率、加存储深度。触发则是帮你筛掉99%的垃圾波形。别妄想一次设好就万事大吉——我每次都会先跑一个预采集，看看数据范围，再微调参数。
4.5 常见陷阱与我的避坑指南
最后总结几条我踩过的坑，希望能帮你省点时间：
- 陷阱一：采样率太高导致存储深度耗光。你以为设到最大采样率就是好事，结果录的时间只有几十微秒，训练序列才刚开始就停了。我的做法：先算一下训练序列的长度（几十到几百个DQS周期），再反推需要的采样率，别盲目开最高。
- 陷阱二：触发条件太保守。我曾经设了一个非常精准的地址触发，结果写均衡训练用的地址范围跟正常工作重叠，一周都没抓到一次。后来换成“先脉宽触发预筛选，再二级序列触发”。
- 陷阱三：忽略触发后延迟。写均衡的DQS preamble只有6~8个时钟周期，如果触发后延迟设得太大，preamble就看不到了。建议先从100 ns开始试，再根据实际波形微调。
- 陷阱四：以为存储深度越大越好。大存储深度意味着更大的数据搬运和处理时间，如果你只是查一个毛刺，64 Mpts就够了。没必要每次都上级，等机器传数据都等半天。