VIP20
本课程属于：021-DDR4时序训练与ODT配置 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

常见DDR4时序故障诊断与修复方法

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR4基础
DDR4简介 · 关键时序参数介绍 · JEDEC标准
DDR4简介
02
信号完整性基础
传输线效应 · 反射与串扰对时序的影响
信号完整性基础传输线效应
03
时序故障分类
建立/保持违规 · 时钟偏移 · 抖动问题
时序故障分类建立
04
建立时间与保持时间
原理分析 · 违规诊断方法
建立时间保持时间
05
时钟分配
差分时钟拓扑 · 抖动测量与容限
时钟分配差分时钟拓扑
06
数据选通信号（DQS）
DQS与DQ对齐 · 偏斜诊断
DQS数据选通信号
07
地址/命令总线
Setup/Hold窗口分析 · 端接影响
地址命令总线
08
ODT配置
片上端接电阻值对信号质量的调节
ODT配置
09
写平衡（Write Leveling）
原理 · 训练过程及故障排查
WriteLeveling
10
读延迟（RL）与写延迟（WL）
参数设置错误导致的时序问题
RLWL
11
VREF漂移
参考电压偏差 · 校准与故障定位
VREF漂移
12
时序裕量测量
眼图分析 · 统计方法
时序裕量测量眼图分析
13
示波器诊断
高速探头选择 · 眼图捕获方法
示波器诊断高速探头选择
14
逻辑分析仪
时序触发设置 · 协议解码辅助
逻辑分析仪时序触发设置
15
DDR4训练序列
MRQ/MRW · ZQ校准失败分析
DDR4训练序列
16
信号反射与过冲/下冲
根源 · 抑制与修复
信号反射过冲
17
串扰噪声
近端串扰量化 · 布局优化
串扰噪声近端串扰量化
18
电源完整性
PDN阻抗 · VDD/VDDQ纹波对时序的影响
电源完整性PDN
19
PCB布局布线
等长控制 · 参考平面分割问题
PCB布局布线
20
温度效应
温度变化导致时序漂移及补偿方法
温度效应温度变化导致时序…
21
降频修复
降低频率恢复稳定性的实操步骤
降频修复降低频率恢复稳定…
22
寄存器调整
修改MRx寄存器优化时序参数
寄存器调整MRx
23
硬件补偿
调整ODT档位 · 驱动强度 · 斜率控制
硬件补偿ODT
24
BIOS微调
SPD覆盖 · 时序Profile选择
BIOS微调
25
时序仿真
IBIS模型 · HyperLynx/ADS仿真流程
时序仿真IBIS
26
案例一
训练失败——原因分析与修复全记录
案例一训练失败
27
案例二
随机数据错误——DQS偏斜导致的bi…
案例二DQS
28
案例三
启动不稳定——VREF漂移解决实例
案例三VREF
29
系统级协调
CPU内存控制器时序配置与兼容性
系统级协调CPU
30
DDR5过渡
DDR4 vs DDR5时序挑战及诊…
DDR5过渡