1. D-PHY技术概述：标准、场景与速率演进
大家好，我是负责这堂《D-PHY眼图测试与Debug流程》的工程师。先从最基础的东西聊起——D-PHY到底是个啥？说白了，它是MIPI联盟定义的一套物理层接口标准。手机里的摄像头、屏幕，基本都是靠它来传数据的。
1.1 D-PHY标准体系
D-PHY标准，我习惯把它看成一张“通信契约”。它规定了芯片之间如何通过一对差分线，把数据又快又稳地送过去。这个标准最早在2011年发布，后面陆续出了v1.1、v1.2，到现在是v2.0。
核心结构不复杂：
- CLK Lane（时钟通道）：负责提供同步时钟，DDR双沿采样。
- Data Lane（数据通道）：每个方向至少1条，最多4条，用来传实际数据。
- LP与HS模式：LP是低功耗模式，电压摆幅小、速率低，用于控制指令；HS是高速模式，差分信号、大摆幅，用来突突突传数据。
核心要点：D-PHY不是那种一根线传1bit的串行协议。它用差分对，每个通道自带时钟，天然抗干扰。我在项目中遇到过，有的同事一开始搞混了LVDS和D-PHY，把LVDS的端接电阻直接用在D-PHY上，结果信号反射得一塌糊涂。
1.2 应用场景：CSI与DSI
D-PHY最常见的两个应用，就是CSI和DSI。这两个词你肯定听过。
| 协议 | 全称 | 用途 | 数据方向 | 典型设备 |
|---|---|---|---|---|
| CSI | Camera Serial Interface | 摄像头图像数据传输 | 从Sensor到Host | 手机后摄、前摄、车载摄像头 |
| DSI | Display Serial Interface | 显示图像数据传输 | 从Host到Display | 手机屏、平板屏、车载中控屏 |
举个例子。你按下手机拍照键，传感器把光信号转成电信号，然后通过D-PHY（CSI协议）传到主芯片。主芯片处理完后，再通过D-PHY（DSI协议）把画面送到屏幕上。整套链路，物理层全是D-PHY在干活。
这里有个坑。CSI和DSI虽然共用D-PHY物理层，但电气参数有差别。比如CSI对LP模式的共模电压要求更严格，因为摄像头离主芯片远，线缆长。我记得以前调一个车机项目，摄像头模组用DSI的电气参数去配，结果LP模式一直报错。
1.3 速率演进
从最早的v1.0到现在的v2.0，速率进化很明显。我按版本给你捋一捋：
- D-PHY v1.0（2011年）：单通道最高1Gbps。说实话，当年1Gbps已经够用了，1080P 30fps传起来很轻松。
- D-PHY v1.1（2014年）：速率提到1.5Gbps。主要是为了应付1080P 60fps和2K屏的需求。
- D-PHY v1.2（2016年）：单通道到2.5Gbps。到了这个阶段，4K 30fps已经能用单通道搞定了。我调过一批4K摄像头，2.5Gbps跑CSI-2，眼图闭合度还行，但margin不大。
- D-PHY v2.0（2020年）：继续向上演进，单通道支持到4.5Gbps左右（具体取决于C-PHY还是D-PHY）。不过2.0版本开始，C-PHY的普及程度更高了，D-PHY反而用得少了些。
个人建议：别光看峰值速率。实际项目中，链路损耗、PCB走线、连接器性能都会限制你能跑多快。我曾经在一个项目里，PCB走线长了3cm，2.5Gbps的眼图直接塌了。嗯，所以测试才是硬道理。
注意事项：D-PHY v2.0的4.5Gbps并不像v1.2那样可以直接用在旧版PCB上。它对阻抗连续性、串扰、回流路径都更敏感。如果你还在用老版Layout去跑v2.0，大概率会翻车。
1.4 核心知识框架
这张图，涵盖了第一章的主干。你可以把它当成D-PHY速览地图，有个整体印象就行。
看到这个图，你应该能感觉到D-PHY的几个关键维度：标准怎么定、用在什么场景、速率怎么往上爬。后面的章节，会拿这些基础去讲眼图测试和Debug。比如测眼图到底测什么？高速模式下眼图闭合怎么解？这些都跟本章的知识直接挂钩。
小结一下：本章我们聊了D-PHY的规范架构（CLK/Data Lane、LP/HS模式），看了CSI和DSI两个主流应用，还过了一遍v1.0到v2.0的速率提升。这些东西看着简单，但后面调眼图的时候，你会不断回来翻它们的参数。