第3章 电气特性基础：电压、电流、阻抗、差分信号
各位同学，今天咱们聊聊MIPI DSI物理层最底层的那些事。说白了，就是电信号怎么在线上跑起来的。
我从做硬件第一天起就发现，很多人能画原理图，能调驱动，但对这根线上到底是多少伏、多少毫安、阻抗对不对，心里没底。嗯，这其实是大忌。
这一章，我把电压、电流、阻抗、差分信号四个核心概念揉在一起讲。你搞清楚它们，后面看眼图、调匹配，心里就有谱了。
3.1 电压：DSI总线上的电平游戏
DSI物理层用的是低压差分信号，电压不高，但讲究很多。
我记得刚接手第一个MIPI项目时，拿到规格书看到HS模式下差分摆幅只有200mV，吓了一跳——这么小，能跑1Gbps？后来发现，人家就是靠低压差分干的，功耗低、速度快。
| 模式 | 共模电压（VCM） | 差分摆幅（VOD） | 典型值 |
|---|---|---|---|
| HS（高速） | 100~300 mV | 140~270 mV | 200 mV |
| LP（低功耗） | 0~1.2 V | 单端 0/1.2V | 1.2 V |
关键点：HS模式下，两根线上的电压始终在200mV左右摆动。共模电压很低，所以功耗极低。
为什么会这样？你想想看，DSI是给手机屏用的。电池供电，每一毫安都宝贵。低压差分正好满足这个需求。
3.2 电流：驱动能力与功耗的平衡
电压搞清楚了，那电流呢？HS模式下的电流通常只有几毫安，你不能把它当USB口使。
我曾经遇到过一个问题：板子上DSI走线太长，信号衰减，我第一反应是加驱动。结果一看DSI PHY的资料，那点驱动电流根本不够推长走线。后来改短了走线，加了匹配，这才稳定下来。
电流的典型值我列了个表，大家参考：
| 参数 | HS模式 | LP模式 |
|---|---|---|
| 驱动电流（每lane） | 2~6 mA | 0~20 mA |
| 总线电流（最差情况） | 12 mA（4 lane） | 80 mA（LP拉高） |
| 功耗 | 低 | 极低 |
避坑提醒：不要以为LP模式电流小就随便走线。LP模式用单端CMOS信号，拉高拉低时会有瞬态电流尖峰。我见过有人没加去耦电容，结果LP切换瞬间把电源拉掉了一截，导致屏闪。
我个人习惯在DSI电源和每个lane的驱动器旁边加 0.1μF + 1μF 的去耦电容。原因很简单：电流尖峰需要低阻抗回路，否则压降会破坏信号眼图。
3.3 阻抗：信号完整性的命脉
阻抗这件事，我在项目里吃过不少亏。你以为只要走线拉直就行？错，阻抗不连续，反射一来，眼图就闭了。
DSI物理层对阻抗要求很明确：
- 差分阻抗：100Ω ± 10% （HS模式最关键）
- 单端阻抗：50Ω ± 10% （对地）
- 匹配位置：发送端串阻，接收端并联
你想想看，一根走线从芯片出来，经过过孔，绕开干扰，进入显示屏FPC，阻抗一路在变，怎么可能不反射？所以PCB设计时一定要和板厂算好叠层、线宽、线距。
| PCB因素 | 对阻抗影响 | 我的经验值 |
|---|---|---|
| 线宽 | 越宽阻抗越低 | 4 mil ~ 6 mil |
| 线距（差分对内） | 越近阻抗越低 | 4 mil ~ 8 mil |
| 参考层距离 | 越近阻抗越低 | 3 mil ~ 5 mil |
| 介电常数 | 越高阻抗越低 | FR4约4.2~4.5 |
实战技巧：我习惯先把叠层和线宽算出目标阻抗，然后留10%余量做调整。DRC跑完后，让板厂出阻抗测试条，实测一测准了再批量做。
另外啊，匹配电阻放发送端还是接收端？DSI芯片内部一般都有可编程终端电阻，你可以配置为 100Ω 差分匹配。但如果你走线长，最好在接收端再加外部电阻，双保险。
3.4 差分信号：抗干扰的秘密武器
DSI为什么用差分？说白了就是抗干扰。一根线被干扰了，另一根线被同等干扰，两者相减就没了。
我做个实验给你看：
假设Dp 波形是 1.2V + 0.2Vsin(ωt)，Dn 波形是 1.0V + 0.2Vsin(ωt)（共模干扰一样）。差分：Dp-Dn = 0.2V，干扰抵消了。这就是共模抑制的本质。
差分信号还带来个好处：电压摆幅小，电磁辐射就小。这对射频敏感的显示链路太重要了。
那差分走线要注意什么？
- 等长：对内两根线长度差 < 5 mil。我见过差 100 mil 的，眼图直接塌了。
- 等间距：间距突变会阻抗突变。在过孔区尤其小心。
- 对称：走线不要单根绕开，要一起绕。
- 参考平面连续：差分底下要有完整的地平面，否则共模电流没回路。
现在画一个核心关系图，帮你把概念串起来。
回到这张图，四个要素缺一不可。电压给定了信号幅度，电流决定了驱动力和功耗，阻抗决定了信号能不能完整传到底，差分信号则决定了抗干扰能力。
3.5 实战案例：一个阻抗不匹配的教训
我之前做一块平板，DSI走线走了 12cm，中间还穿过两个连接器。第一次打板回来，屏在 60fps 下偶尔闪。
拿示波器一看，HS模式的差分信号眼图已经塌了，眼高不到 100mV。什么问题？
- 连接器处的阻抗突变太大（连接器厂家给的差分阻抗才 90Ω）
- 走线参考层不连续（跨了电源分割）
- 终端匹配电阻焊错了封装（0805 换成 0402，焊盘寄生电容变了）
后来怎么解决的？我分了三步：
- 把连接器换成差分阻抗 100Ω 的型号（实测稳定）
- 在分割区加缝合电容（0.1μF 0603），给共模电流回路
- 匹配电阻规整回 0402，但精确控制走线到焊盘长度 < 10 mil
改完后眼图眼高恢复到 180mV，问题解决。嗯，这种坑我踩过，所以对阻抗特别敏感，你设计时也一定要重视。
核心思维：DSI的电气特性不是一个个孤立的点，而是系统级配合。电压、电流、阻抗、差分信号，任何一个掉链子，眼图就会出问题。你搞高速电路，必须把这四样刻在脑子里。