第3章：抖动分类与定义归纳总结

咱们调试时序问题，最头疼的其实就是毛刺和抖动。你想想看，信号跳变的时间点老是不固定，系统能稳定才怪。

我刚开始做调试那会儿，觉得抖动这玩意儿就是玄学。后来踩坑多了，才搞明白——抖动是可以分类的，不同类型排查方向完全不同。今天咱就把这玩意儿彻底聊透。

3.1 抖动的本质是什么

说白了，抖动就是时钟或数据信号的边沿偏离理想位置。理想情况下，时钟边沿应该严格等间隔出现，但实际总会有点偏差。

可以用一个简单的公式表示：

实际边沿位置 = 理想位置 + Δt

Δt = 随机偏差 + 系统性偏差 + 噪声耦合

我见过最夸张的一次，某芯片的时钟抖动直接到了纳秒级，整个系统三天两头死机。查到最后，发现是电源纹波惹的祸。

3.2 两大分类：随机性抖动 vs 确定性抖动

按照业界通行做法，抖动可以分为两大类。

类型	英文缩写	来源	概率分布	可确定性
随机性抖动	RJ	热噪声、散粒噪声等	高斯分布	无界、不可预测
确定性抖动	DJ	串扰、电源噪声、码间干扰	有界、非高斯	可预测、可追踪

记牢这个分类。调试时先分清是RJ还是DJ，能省一大半功夫。

3.3 抖动的子类你得分清

再往下细分，确定性抖动还有几种常见子类。我踩过的坑基本都跟它们有关。

• 周期抖动（Period Jitter）：单个时钟周期的边沿偏差。这是最直接的测量对象。
• 周期间抖动（Cycle-to-Cycle Jitter）：相邻两个周期的周期差。对PLL锁相环影响最大。
• 长期抖动（Long-Term Jitter）：经过多个周期累积的偏差。你可以理解为抖动的“跑偏”程度。

我个人习惯，做高速SerDes（并串转换器）调试时最关注长期抖动，因为这玩意儿直接影响误码率。做普通逻辑设计时，周期抖动和周期间抖动看比较多。

3.4 总抖动怎么算？

实际系统中RJ和DJ是混在一起的。那么总抖动（Total Jitter, TJ）怎么算？

TJ = DJ + n × RJ

其中 n 取决于要求的误码率(BER)
常见：BER=10^-12 时，n ≈ 14

举个例子：

DJ = 20 ps
RJ(rms) = 2 ps
TJ@BER=10^-12 = 20 + 14 × 2 = 48 ps

嗯，这里要注意，RJ的倍数n跟BER要求是强相关的。要求越低，n越小，看起来抖动越小。但实际系统中千万别用低误码率来取巧，会出事。

3.5 我曾经踩过的坑

讲个真事。我几年前调一块AD采集板，始终有随机误码。用示波器瞄了半天，眼图张开度看着还行。后来仔细做抖动分离，才发现RJ占了抖动的70%。

坑在哪？我以为RJ都是热噪声，实际上那批LDO（低压差线性稳压器）的高频PSRR（电源纹波抑制比）太差，把电源上的开关噪声耦合到了时钟路径。这其实是确定性抖动，但因为它跟数据不相关，测量时表现出了随机性。

3.6 直观认识：SVG分类图

下面这张图把咱们刚才聊的分类串起来了。你可以把它存下来当“调试路线图”。

3.7 抖动的测量指标怎么选

不同场景侧重点不同。我列个表，方便你选型时参考。

应用场景	重点关注的抖动	典型约束
普通逻辑电路	周期抖动	< 5% of 时钟周期
PLL/时钟生成	周期间抖动	< 10 ps rms
高速SerDes	长期抖动 + 总抖动	按接口标准（如PCIe Gen4 < 1.5ps rms）
ADC采样时钟	孔径抖动+长期抖动	SNR损失在可接受范围

我个人觉得，刚开始学抖动调试时，先抓住周期抖动和总抖动两个指标就够了。后面再根据具体场景深入。

3.8 最后唠叨两句

抖动分类看着啰嗦，但真的到了现场调试排错时，能不能快速定位问题，全看基础打得牢不牢。记住一个原则：先分类，后定位。

你想想看，如果抖动高，你直接去查电源，结果它其实是随机性RJ，方向就偏了。只有先搞清楚是RJ还是DJ，才能有的放矢。