4. 物理层通道结构：时钟通道与数据通道的配置

咱们做 CSI-2 调试，最绕不开的就是物理层通道的配置。说白了，物理层就是信号传输的“高速公路”——时钟通道是同步基准，数据通道是运送图像数据的卡车。配置错了，整条路就堵死了。我见过不少工程师，协议层代码写得溜，但一到物理层就翻车。今天就好好捋一捋。

4.1 时钟通道的配置要点

时钟通道在 D-PHY 里是专用的一条差分对。它不传数据，只传连续时钟。为什么要单独一条？因为 CSI-2 是源同步的，接收端得靠这个时钟来采样数据。我的经验是，大部分线速问题都出在时钟通道上。

配置时钟通道要关注以下几个参数：

• 差分摆幅：D-PHY 规范要求 HS 模式下 200~300 mV。调太低会降低噪声容限，调太高会增加功耗和 EMI。
• 共模电压：HS 模式下约 200 mV，LP 模式下约 1.2 V。切换时需要快速稳定。
• 上升/下降时间：典型值 100~150 ps。过慢会导致眼图闭合，过快会产生过冲和振铃。
• 时钟抖动：总抖动 (TJ) 不能超过 0.2 UI。我个人习惯用示波器直方图看 RMS 抖动，超过 5 ps 就要小心了。

4.2 数据通道的配置

数据通道可以配置 1~4 条 Lane，每条 Lane 也是一对差分线。Lane 的数量直接影响吞吐量——每多一条 Lane，带宽就翻倍（不考虑编码开销）。但你想想看，通道越多，偏斜的问题就越难压。

数据通道的配置包括：

1. Lane 数量选择：根据分辨率、帧率、像素深度来算。举个例子，1080p60 用 4 条 Lane 很充裕，但 4K60 就得考虑 2 条 Lane 甚至 4 条 Lane 加更高速率。
2. 每 Lane 数据速率：CSI-2 v2.0 支持每 Lane 最高 4.5 Gbps。但别一上来就开最高速——先降到 1 Gbps 绕通，再慢慢往上拉。
3. LP 与 HS 模式切换：每个数据通道都支持 LP（低功耗）和 HS（高速）两种电气模式。切换时序必须精确，否则接收端会误判状态。

4.3 通道极性配置与偏斜管理

D-PHY 允许每个通道（包括时钟）单独翻转极性。什么意思？就是差分对的 P/N 可以互换。我一开始觉得这功能多余，直到有一次布局布线实在绕不开——接收端的 P 和 N 得交叉才能等长。我就在寄存器里把极性位设成 1，问题迎刃而解。

// 以某款处理器为例，配置 CSI-2 D-PHY 时钟极性
// 0: 正常极性 (P 接 P, N 接 N)
// 1: 翻转极性 (P 接 N, N 接 P)
REG_DPHY_CTRL0 |= (1 << CLK_POL_BIT);  // 翻转时钟通道极性

偏斜管理更关键。时钟和数据通道之间的偏斜不能超过 0.3 UI。为什么？因为接收端用时钟上升沿采样数据，偏斜大了就会误采样。调试时我习惯先看眼图，再测每条通道相对于时钟的时延。

// 典型 CSI-2 物理层配置流程（伪代码）
phy_init();
set_lane_count(4);
set_clock_rate(800 MHz);

for each lane:
    config_polarity(lane, NORMAL);
    config_skew(lane, 0 ps);
end

phy_enable_clock();
phy_wait_for_lock();  // 等待时钟锁定

// 数据通道进入 HS 模式
for each lane:
    phy_lane_start(lane);
end