相位噪声基本概念与定义
做高速接口设计这些年，我越来越觉得——相位噪声这东西，就像时钟的“心跳杂音”。它看不见摸不着，可一旦超标，整个链路都会跟着抖。今天咱们就先把它的底子扒干净。
什么是相位噪声？
一个理想的正弦波，频谱上应该是一根干干净净的单谱线。但现实世界没这么完美，任何振荡器都有随机相位扰动，这个扰动映射到频域，就会在载波两边形成连续的噪声边带。说白了，相位噪声就是载波附近那些“不该有的能量”。
我记得刚入行那会儿，拿着频谱仪看晶振输出，总以为那几根小毛刺是接地没做好，后来师傅告诉我——那才是相位噪声的真面目。嗯，从那儿开始，我就再也没小看过它。
两种常用表示法
相位噪声可以从两个维度理解：时域和频域。做个表格对比一下，你马上就清楚了。
| 维度 | 物理量 | 单位 | 典型测量手段 |
|---|---|---|---|
| 频域 | 单边带相位噪声 ℒ(f) | dBc/Hz | 频谱仪 / 相位噪声分析仪 |
| 时域 | 抖动（Jitter） | ps 或 UI | 实时示波器 / 时间间隔分析仪 |
频域看的是噪声功率在偏频上的分布，时域看的是过零点的时间偏差。实际上，它们可以通过傅里叶变换互相换算，只是工程里我们习惯于各用各的。
量化定义与单位
业界最主流的定义来自IEEE Std 1139-1999：
ℒ(f) = 1 Hz带宽内单边带相位噪声功率 / 载波功率
结果以dBc/Hz为单位。
举个例子：一个100 MHz的晶振，输出功率0 dBm，在10 kHz偏频处测到噪声功率-120 dBm，那么ℒ(10 kHz) = -120 dBc/Hz。你看，数值每次增加10倍频程，噪声通常也滚降20 dB/dec——这是振荡器相噪的经典曲线形状。
相位噪声与抖动的数学桥梁
为什么高速接口标准里都要提相位噪声模板？因为最终它影响了眼图的闭合程度。相位噪声通过积分可以算出RMS抖动：
σ_phase = (1 / (2π × f0)) × √(2 × ∫_{f1}^{f2} ℒ(f) df)f0是载波频率，f1到f2是积分带宽。常见的SATA和PCIe规范会规定积分上下限（比如10 kHz ~ 5 MHz），然后给一个最大允许的RMS抖动。其实就是通过相噪模板告诉你——在这个频段内，你晶振的“杂音”不能超过某个门槛。
我在调试一块SATA Gen3的主板时，眼图总是刚好闭合。测相噪发现10 kHz附近有个小鼓包，偏偏规范在那个位置最严格。后来换了一颗不同厂家的晶振，那鼓包消了，眼图立马打开。所以相噪模板的每个频点都不是随便画的。
一张图看懂本章知识体系
避坑指南
- 不要混淆 SSB 和 DSB： 有些老资料用DSB（双边带）表示，SSB（单边带）才是 ℒ(f) 的正式定义。你测量时记得看频谱仪设置，我见过新手把双边带当单边带算，直接翻倍了。
- 注意积分上下限： 统一单位后，积分频率范围必须和规范一致。SATA Rev 3.0 和 PCIe Gen 4 用的积分区间就不一样，直接套公式会算错。
- 相噪模板不是噪声底线： 它规定了每个频段的最大允许值，不是“低于这个值就肯定行”。我曾经有过一块板子相噪全满足模板，但加上电源纹波后边带突起，最后还是眼图不过。所以模板只是起点，实际裕量留足。
好了，这一章把相噪的概念、定义和时频关系理清了。下章我们就直接动手，看看SATA和PCIe各自的相噪模板长得什么样，有哪些关键差异。