环形VCO延迟单元设计:反相器型与差分对型

说到环形VCO的核心,其实就是延迟单元。你想想看,一个环能振荡起来,全靠每一级延迟单元把信号往后推。我在项目里见过不少新手一上来就堆级数,结果频率调不上去,功耗却高得吓人。其实问题往往出在延迟单元本身——选型没想清楚。

这一节,我们就来拆解两种最常用的延迟单元:反相器型和差分对型。我会把它们的结构、优缺点、以及我踩过的坑都讲清楚。

1. 反相器型延迟单元

反相器型延迟单元,说白了就是一个CMOS反相器加上负载电容。结构简单到让人怀疑——两个管子,一个上拉一个下拉,再加个电容,完事。

它的延迟时间怎么算?这个公式你应该见过:

T_delay ≈ (C_L × V_DD) / I_avg

其中C_L是负载电容,V_DD是电源电压,I_avg是反相器充放电的平均电流。

我个人习惯用这个公式做快速估算。但实际项目中你会发现,这个式子只能给个大概方向。为什么?因为I_avg本身会随工艺、温度、电压剧烈变化。

优缺点

  • 优点:结构极简,面积小,功耗低。5级环就能跑出不错的频率。
  • 缺点:电源噪声敏感度高,共模抑制几乎为零。
我曾经踩过的坑:有一款低功耗芯片,用反相器型VCO做时钟源。仿真时一切正常,流片回来发现频率抖动大得离谱。查了半天,发现是电源上有个50mV的纹波,直接调制到了VCO输出上。从那以后,只要对噪声有要求的设计,我都不敢直接用反相器型。

2. 差分对型延迟单元

差分对型延迟单元,结构上比反相器复杂不少。典型结构是:尾电流源+差分输入对+负载电阻(或者PMOS负载)。

它的延迟表达式稍复杂一些:

T_delay ≈ (C_L × ΔV) / I_tail

其中I_tail是尾电流,ΔV是差分输出摆幅。你看,公式里没有V_DD。这就是关键——延迟时间对电源电压不敏感。

优缺点对比

特性 反相器型 差分对型
结构复杂度 低 中高
电源噪声抑制 差 好
共模噪声抑制 无 好
输出摆幅 rail-to-rail 差分,可调
功耗 低 中等
适用场景 低成本、低要求时钟 高性能、低抖动PLL/DLL

你看这个对比,我建议在DLL去抖电路里,优先选差分对型。原因很简单:DLL对相位噪声的要求很苛刻,差分结构天生的共模抑制能帮你省掉好多后处理功夫。

3. 延迟控制方法

讲完了单元结构,关键问题来了:怎么控制延迟?三种主流方法,我按推荐顺序列出来。

3.1 电流控制法

这是最常用的方法。通过改变尾电流源的偏置电压,调节充放电电流。

// 电流镜偏置示例
I_tail = K × (V_ctrl - V_th)^2
// 延迟随V_ctrl增大而减小
T_delay ∝ 1 / I_tail

优点:线性度好,控制范围宽。缺点:需要额外的偏置电路。

我的经验:电流控制法在中低频段表现很好。但我做过一个2GHz的设计,发现频率高时寄生电容开始影响控制线性度。这时候可以考虑加一级源极反馈电阻来补偿。

3.2 电压控制法

直接调节电源电压或者反相器的体偏置。我没怎么用过这种方法。说实话,除非你对功耗有极端要求,否则不建议。因为电源电压一变,整个电路的DC工作点都在漂,稳定性很难保证。

3.3 数字控制法

用数字位线切换电容阵列或者电流镜阵列。适合需要离散频率步进的应用,比如数字PLL。

  • 优点:控制精确,无模拟噪声耦合。
  • 缺点:面积大,频率步进受限于二进制权重。

我建议在混合信号设计中,把模拟控制和数字控制结合起来。比如用粗调数字码选频率范围,再用模拟电压做细调。这样既能覆盖宽频段,又能保证分辨率。

4. 本章知识体系

为了让你更直观地理解这些概念的关联,我画了一张结构图。

延迟单元设计核心知识体系 延迟单元设计 反相器型延迟单元 差分对型延迟单元 结构简单,面积小 电源噪声敏感 共模抑制好 适合低抖动应用 延迟控制方法 电流控制法 电压控制法 数字控制法

5. 选型建议

最后,我给几条实际项目中可以用到的建议。

  • 低功耗、低成本方案:用反相器型+电压控制,适合对抖动要求不高的场合。
  • 高性能去抖电路:差分对型+电流控制,虽然面积大些,但值得。
  • 宽频段覆盖:数字粗调+模拟细调组合控制,我上一个项目就这么做的,效果不错。

核心要点:延迟单元的选择直接决定了VCO的噪声性能和频率范围。记住一句话——结构越简单,噪声问题越难控。你想想看,现在知道为什么差分对型是DLL的主流了吧?