第1章：引言：TDR时域反射原理归纳总结
各位工程师朋友，大家好。欢迎来到《TDR时域反射在SerDes链路应用》这门课。我是你们这次课程的主讲，一个在信号完整性和SerDes设计领域摸爬滚打了十几年的老兵。
咱们今天先不着急上手干，得先聊聊最基础的东西——TDR到底是个什么玩意儿？你可能会问，这东西我大学课本里见过，不就是看反射波吗？对，没错。但我见过太多工程师，测了一堆TDR曲线，却不知道哪根是“鬼影”，哪根是真正的阻抗不连续。
我个人习惯，搞复杂问题前，先画个“思维骨架”。咱们这第一章，就是整个课程的骨架。来，先看一张图，把今天要讲的几个核心模块串起来。
这张图就是我们这一章的“导航图”。说白了，TDR的所有应用都离不开这三大块：基础知识、核心参数、三大特征，以及我们最关心的在SerDes链路中的具体应用。
1.1 基础知识：为什么TDR能看穿你的PCB走线？
TDR，全称Time Domain Reflectometry。名字挺长，道理很简单。它就跟你用雷达测距一个道理——你朝远处吼一声，听回声回来的时间和大小，来判断前面是墙还是悬崖。
在咱们的信号完整性世界里，TDR发出的不是声音，而是一个极快上升沿的阶跃脉冲。这个脉冲沿着PCB走线（也就是我们说的传输线）飞过去。
- 如果走线阻抗处处都是50欧姆：嗯，那万事大吉，脉冲一路没遇到任何“障碍”，不会产生反射。我们看到的TDR波形就是一条平平的直线。
- 如果走线某处阻抗变了：比如从50欧姆变成了80欧姆，或者变成了30欧姆。这就相当于你在平地上走路，突然踩到一个坑或撞上一堵墙。一部分能量会“弹回来”。
大家回想一下传输线理论里那个关键的反射系数公式：
反射系数 Γ = (ZL - Z0) / (ZL + Z0)
其中，ZL是负载（或突变点）的阻抗，Z0是传输线的特性阻抗。
这个公式太重要了，我建议你直接刻在脑子里。它揭示了TDR一切测量的本质。你想想看，假如ZL等于Z0，Γ就等于0，没有反射。ZL越大，反射系数越接近+1；ZL越小，反射系数越接近-1。
个人技巧：我在项目中经常看到刚入行的同事把TDR波形“过电感”和“过电容”搞混。教你一招：看反射波是往上（正）跳还是往下（负）跳。往上跳，说明碰到了高阻抗，比如一根细脖子走线；往下跳，说明碰到了低阻抗，比如一个过孔或者电容焊盘。
1.2 核心参数解读：从波形里读出的秘密
知道了原理，我们就能从TDR波形里读出几个对SerDes设计至关重要的参数。我通常把它们分成三类：
| 参数类别 | 具体参数 | 对SerDes链路的影响 |
|---|---|---|
| 1. 阻抗值 | 单端50Ω、差分100Ω | 阻抗失配直接导致反射，恶化眼图，增加误码率（BER） |
| 2. 时变阻抗 | Z-profile，阻抗随位置的变化 | 定位阻抗变化的“点”，比如某个过孔、连接器、焊盘stub |
| 3. 传播延迟 | ΔT，信号飞行时间 | 评估走线长度、Skew（差分对内时延差）的准确性 |
举个例子，你看着TDR波形，发现远处有个小“鼓包”。这鼓包的高度，就能通过反射系数反算出那个点的实际阻抗是多少。我几乎可以肯定，SerDes信号跑到几十Gbps的时候，哪怕10%的阻抗误差，都足以让接收端的眼图完全闭合。
1.3 三大反射特征：认清你的“敌人”
在实际项目中，我们遇到的反射特征千变万化，但归纳起来，无非是下面这三类基本元件的叠加：
- 感性不连续：波形表现为先上冲，后回落。为什么？因为电感会阻碍电流的变化。阶跃信号刚来时，电感像断路，反射电压高；等到电流稳定了，电感相当于短路，反射就小了。
小心脚下：我曾经在调试一个28Gbps的背板时，发现TDR波形上有明显的“上冲尖刺”。排查了一整天，最后发现是一个连接器的引脚过长，引入了大约800pH的寄生电感。这种感抗在高频下，简直就是信号的杀手。
- 容性不连续：波形表现为先下冲，后回升。电容的电压不能突变，阶跃过来时，电容先短路一下，把能量吸走，所以反射瞬间为负。
我建议，遇到这种情况，先看看是不是过孔焊盘太大了，或者焊盘附近有高速芯片的电源去耦电容放得太近了。
- 纯电阻（或损耗）不连续：波形表现为一个台阶，不会像电抗那样出现尖峰或下凹。比如，串联了个非标值的电阻，或者介质损耗太大导致阻抗缓慢爬升。
1.4 TDR在SerDes链路中的价值
说了这么多原理，你可能会问，这些跟我调SerDes链路有什么关系？关系太大了。SerDes链路，尤其是从25Gbps到112Gbps甚至更高，对信号的完整性要求已经到了“吹毛求疵”的地步。
TDR就是我们手里最趁手的一把“手术刀”。它的价值体现在：
- 快速定位问题：不用掰着手指头猜，TDR直接告诉你哪里阻抗不对。是连接器？是过孔？还是某个长度异常的走线？一眼便知。
- 量化设计容差：你可以通过TDR精确测量出每个不连续点的阻抗偏差和长度，然后把这些数据代入仿真软件，看看它到底会在SerDes芯片的RX端产生多大ISI（码间干扰）。
- 验证加工质量：PCB加工回来，你做的第一件事是什么？我一定是测TDR。看看厂家有没有把你的100欧姆差分线做出个105欧姆。
经验之谈：当SerDes链路速率超过56Gbps PAM4时，TDR的分辨率（上升沿时间）就变得极其关键。我一般建议使用上升沿不大于35ps的TDR探头。否则，那些微小的阻抗变化，就像灰尘一样，你根本看不见，但它们确实在吃掉你的信噪比。
好，第一章我们先把这个知识框架搭好。你回忆一下，我们今天主要把TDR的核心公式、三大波形特征、以及它为什么在SerDes中这么重要给理清楚了。这个框架，就是我们后面十几章课程里所有实战内容的理论基石。就像盖楼，地基不牢，户型再好也悬。