2. 接收端测试环境搭建：测试仪器、夹具与探针、参考时钟与抖动注入
搭建一套靠谱的测试环境，往往是调试工作里最磨人、但也最值钱的部分。我见过不少工程师花大把时间去跟眼图上的“鬼影”较劲，最后发现是仪器设置不对——说白了，环境没搭好，后面全是白忙。
这章咱们就踏踏实实地把接收端测试环境的每个环节拆开看一遍。我会从三块核心来展开：测试仪器怎么选怎么用、夹具和探针有哪些坑、参考时钟与抖动注入的实操要点。
2.1 测试仪器：示波器、BERT、VNA
接收端测试不像发射端那样拿个示波器看眼图就完事了。你需要一套“组合拳”，每台仪器都有自己的活要干。
2.1.1 实时示波器与采样示波器
实时示波器用来抓瞬态现象，比如信号的建立时间、保持时间、过冲。采样示波器（比如 DCA）带宽高、噪声低，看眼图、测抖动精度更好。
- 带宽选择：测 28 Gbps 以上的 SerDes，示波器带宽至少要到被测信号速率的 1.5 倍。我习惯直接上到 2 倍，省得心里不踏实。
- 采样率：实时示波器要满足奈奎斯特定律，采样率至少是信号最高频率的两倍。对于高速串行信号，采样率不够会直接把高频细节“抹掉”。
- 探头精度：探头的负载效应在高频下非常明显，
1 pF的输入电容在 10 GHz 的时候阻抗已经降到很低了。差分探头要注意共模抑制比（CMRR），我踩过这个坑，换上好的差分探头，眼图瞬间就干净了。
| 仪器类型 | 主要用途 | 关键指标 |
|---|---|---|
| 实时示波器 | 瞬态波形、上升/下降时间、过冲 | 带宽、采样率、存储深度 |
| 采样示波器(DCA) | 眼图、抖动分析、BER 轮廓 | 带宽、本底噪声、抖动本底 |
| BERT | 产生测试码型、误码率测试 | 码型深度、抖动注入精度、输出幅度范围 |
| VNA | S参数测量、阻抗、回损/插损 | 频率范围、动态范围、校准套件精度 |
2.1.2 误码率测试仪（BERT）
BERT 是接收端测试里的“裁判”。它负责发出已知码型，然后去数接收端回传的结果里有多少个错的。
- 码型选择：PRBS7 用来测短距离、低损耗通道；PRBS31 更贴近真实数据，但测试时间长。我一般先用 PRBS7 快速扫一遍，发现问题了再用 PRBS31 确认。
- 输出幅度和摆幅：保证 BERT 输出到被测件管脚的信号幅度符合规范要求。衰减太大或太小，结果都会偏离真实情况。
- 抖动注入能力：这个我单独在 2.3 节细说，但先记住：能精确注入 RJ、SJ、PJ 的 BERT，才是好 BERT。
2.1.3 矢量网络分析仪（VNA）
VNA 不直接测信号质量，它测的是通道的“性格”——也就是 S 参数。你想想看，信号在 PCB 上走，经过连接器、过孔、线缆，每段都会引入损耗和反射。VNA 把这些东西量化出来。
- 回损（Return Loss）：反映阻抗匹配程度。回损太差，信号能量会被反射回去，在眼图上产生明显的“振铃”。
- 插损（Insertion Loss）：走线越长、频率越高，损耗越大。我做过一个项目，插损在奈奎斯特频率处超过了 6 dB，接收端的均衡器根本拉不回来。
- 差分转共模（SCD21）：这个容易被忽略。差分通道里如果差分转共模转换大了，共模噪声会变成差模干扰，直接吃掉接收机余量。
2.2 夹具与探针：最高频的“阿喀琉斯之踵”
很多工程师把精力都花在仪器上，却忽略了夹具和探针这个瓶颈。坦白说，我在项目中遇到的“测不准”案例，起码有一半跟夹具和探针有关。
2.2.1 测试夹具（Test Fixture）
夹具是把芯片管脚或封装信号“引出来”给仪器用的过渡载体。它本身就是一段传输线。
- 阻抗控制：夹具上的走线、过孔、SMA 连接器必须做到 50 Ω（单端）或 100 Ω（差分）。阻抗不连续会造成多次反射，眼图直接变形。
- 去嵌入（De-embedding）：这是最关键的步骤。把夹具本身的 S 参数测出来，再从总结果里“减掉”它。我曾经因为偷懒没做去嵌入，眼图闭合度差了 10%，后来加上去嵌入，一下子就对上了仿真结果。
- 低损耗材质：高频信号在夹具上跑，板材的损耗因子（Df）很重要。Rogers 4350B 和 Megtron 6 是不错的选择，FR4 尽量别用在 10 GHz 以上。
2.2.2 探针（Probe）
探针要做的就是不打扰被测点，还要把信号无损地引出来。
- 探针间距：差分探针的间距要跟被测焊盘或微带线的间距匹配。间距不匹配，走出来的就是额外的不连续性。
- 接触可靠性：探针尖的氧化或磨损，会导致接触电阻变大，影响信号幅度和抖动。我碰到过一次，仪器上看到高频上有毛刺，换了个新探针就全好了。
- 负载电容：探针的寄生电容会拉低信号的边沿速率。对于
28 Gbps的信号，探针输入电容建议控制在0.3 pF以下。
0.5 pF 的寄生电容。换掉接地方式后，眼图直接打开了 15%。所以，夹具和探针的互联点一定要用 VNA 确认一下。
2.3 参考时钟与抖动注入：模拟真实世界的“噪音”
SerDes 接收机在真实系统中要应付的不仅仅是码间干扰，还有来自电源、参考时钟、耦合噪声的各种抖动。测试时如果不能把这些抖动可控地注入进去，你就没办法验证接收机的容忍能力。
2.3.1 参考时钟源
接收端通常需要外部提供一个参考时钟，用来产生内部的采样时钟。这个时钟的纯净度直接影响 CDR 的性能。
- 相位噪声：参考时钟的相位噪声会被 CDR 放大或衰减。低频相位噪声（
10 Hz ~ 1 kHz）一般会被跟踪环滤掉，但高频相位噪声（> 1 MHz）会直接进入数据判决。 - 频率准确度：测试时，BERT 的时钟和 DUT 的参考时钟必须同源或者同步。频率偏差会导致误码率测试不准，出现漂移型误码。
2.3.2 抖动注入（Jitter Injection）
测试接收机抖动的容忍能力（Jitter Tolerance, JTOL），是接收端测试中我最看重的项目之一。咱们可以分类来看抖动的模拟方法：
| 抖动类型 | 注入方法 | 常见测试要求 |
|---|---|---|
| 随机抖动 (RJ) | 从 BERT 的随机抖动发生器注入，通常用高斯白噪声调制相位 | RMS 值通常从 0.1 UI 到 0.3 UI |
| 正弦抖动 (SJ) | BERT 内部正弦波调制时钟/数据相位；外部信号源经功分器加到时钟输入端 | 频率从 10 kHz 到 100 MHz；幅度从 0.01 UI 到 1.0 UI |
| 周期性抖动 (PJ) | 使用独立的信号源产生周期性的相位偏移 | 关注数据相关和占空比失真相关的成分 |
| 有界不相关抖动 (BUJ) | 在信号路径上叠加一个有界噪声源（如来自开关电源的干扰） | 模拟系统内来自其他信源的串扰 |
我个人习惯先注入一个已知幅度的正弦抖动，确认 CDR 追踪和锁定没问题。然后再叠加随机抖动，模拟真实链路上的总抖动。如果接收机在某个频率点的抖动容限特别差，那就要重点排查那个频率的 PLL 环路和电源噪声。
2.3.3 时钟与数据之间的相位关系
测试时，你需要控制时钟和数据的相位差。很多 BERT 提供可编程的相位延迟功能，可以分段扫描不同相位下的误码率。通过这个扫描，你能画出一条“浴盆曲线”（Bathtub Curve），直观看到接收机的眼图张开度。
- 浴盆曲线的意义：横轴是采样相位，纵轴是误码率。曲线中间的平坦区域，就是接收机能稳定采样的相位范围。
- 为什么要测它：它帮你定量判断接收机的时序余量。如果平坦区域宽度不到 0.3 UI，那这个设计在量产时风险就很大。
嗯，到这里，接收端测试环境的“硬件”部分就搭起来了。你可能发现，这里每一步都离不开仪器设置和校准的功夫。确实，测试工程师在高速接口调试里干的活，有一半是在跟环境误差作斗争。
下面我会结合一张结构图，让你更直观地看到这三大块是怎么联结在一起的。
2.4 测试环境整体架构图
为了让这些内容更容易理解，我画了一张结构图。它把测试仪器、夹具探针、时钟与抖动注入这三个部分串起来，展示了数据和时钟在整个测试系统中的流动路径。
这个图帮你把整个测试环境的搭建逻辑可视化出来。注意看数据流是怎么走，以及每个环节之间的交互关系。我个人特别喜欢在搭建新项目的测试环境时，先照着这种框架画一遍，确保没有漏掉哪个环节。