什么是连续时间线性均衡器？
CTLE，全称连续时间线性均衡器。名字挺长，但说白了就是个模拟滤波器。我个人习惯把它叫做“通道补偿器”——因为它干的事，就是给被通道损耗“欺负”过的信号，做个反向补偿。
你想想看，高速信号在PCB走线上跑的时候，高频分量衰减得特别厉害。尤其到了10Gbps以上，信号眼图基本就闭上眼了。这时候，CTLE就派上用场了。
CTLE的核心原理
CTLE本质上就是提供一个高通特性。低频增益小一点，高频增益大一点。这样通道本身“低通”造成的衰减，就被CTLE的“高通”给拉回来了。
关键点：CTLE不是把信号放大多少倍，而是让信号的各个频率分量基本回到原来的相对比例。说白了，它在做幅度和相位的联合补偿。
嗯，这里要注意：CTLE是线性电路，它不会像DFE那样做判决反馈。所以它能做的事情有限——主要是补偿通道的线性损耗，比如趋肤效应和介质损耗。
CTLE的重要参数
调CTLE的时候，我们最常碰的就是下面这几个旋钮。我在项目中遇到过好几次，参数设错了，整个链路直接不工作。
| 参数 | 物理意义 | 典型范围 | 我踩过的坑 |
|---|---|---|---|
| DC增益 | 低频的频率响应 | -6 ~ 0 dB | 曾经设太低，信号直流分量不足 |
| 峰值增益 | 最高频点的放大倍数 | 0 ~ 12 dB | 设太高容易放大噪声 |
| 峰值频率 | 增益最大值对应的频率 | 3 ~ 10 GHz | 跟通道截止频率错位整条链路都废了 |
| 带内纹波 | 频率响应的平坦度 | < 2 dB | 忽略纹波结果串扰超标 |
| 功耗效率 | 每Gbps消耗的电流 | 0.5 ~ 2 mA/Gbps | 为了省电把带宽压太低 |
CTLE在高速串行链路中的地位
一个典型的SerDes接收端，信号进来先过CTLE，再过VGA，最后到CDR+DFE。CTLE是打头阵的那个。它要是没做好，后面多少个抽头的DFE也救不回来。
我记得刚入行时做过一个25Gbps的链路。通道损耗有20多dB，我刚开始把CTLE的峰值增益设到8dB，眼图还是闭的。后来发现是峰值频率和通道的截止频率对不上——前者在5GHz，后者在12GHz。调了峰值频率后，眼图一下就睁开了。你看看，一个参数不对，整个系统都不行。
我的习惯：启动时先把CTLE打在最大增益，再看眼图能不能睁开一条缝。要是完全闭眼，多半是峰值频率差太远。先扫峰值频率，再调增益步进，这是我自己的流程。
CTLE能解决什么？不能解决什么？
- 能解决：趋肤效应引起的幅度衰减、介质损耗造成的高频滚降、以及通道中的线性ISI
- 不能解决：非线性失真（比如PA压缩）、随机抖动、串扰引起的确定性抖动
为什么要搞清楚这个界限？因为我见过有人试图用CTLE去压串扰，结果把噪声一起抬起来，眼图更差了。CTLE只管频率相关的幅度衰减，别指望它帮你做其它事。
CTLE的局限性——你必须要知道的
CTLE再好，也只是线性均衡。什么意思？它只能补偿通道对信号造成的线性损伤。像通道本身的反射、阻抗不连续引起的谐振，这些是非线性或时变的东西，CTLE搞不定。
我记得有个项目，12Gbps的链路，CTLE怎么调眼图都有明显抖动。后来发现是连接器处的阻抗突变造成了多次反射。CTLE对这种时域上的回波几乎没有抑制能力。最后还是加了DFE才解决。
警告：不要指望CTLE能同时解决通道损耗和反射。它只擅长频率域上的增益补偿。遇到反射导致的ISI，你得靠DFE。我早期就在这上面吃过亏——浪费了两周时间反复调CTLE的零极点。
什么样的情况CTLE效果最好？
我个人经验是：通道损耗曲线比较平滑，没有严重谐振峰的情况下，CTLE的效果最明显。比如10Gbps的FR4走线，10英寸以内，用CTLE就能把眼图拉开。另一个是25Gbps的背板通道，但是得配合DFE一起用，单靠CTLE不够。
反过来，要是通道在某个频点有个深坑，或者连接器回损很大，那CTLE基本帮不上忙。你得先解决物理层的反射，再来调均衡。
调CTLE之前，先看这几个信号
- 通道S参数：先看插入损耗（SDD21）曲线，找到-3dB和-6dB的截止频率。CTLE的峰值频率应该落在通道截止频率附近。
- 回损（SDD11）：要是某个频点回损很差，意味着能量被反射了。CTLE补偿不了这个，先修物理结构。
- 眼图模板：CTLE调完后，眼高、眼宽、抖动指标必须达标。我习惯看最差情况的眼图，别只看中间那片最好的。
嗯，其实眼图模板反映的是整体链路质量。CTLE只是其中一环。你在真实项目中会发现，很多时候眼图不好，不是CTLE的锅，而是通道本身的设计有问题。
怎么验证CTLE设对了？
我的做法是这样的——先在仿真里扫CTLE的峰值频率和增益，画一张等高线图。看看眼高达到最大值的区域在哪。再把这个区域对应到芯片的寄存器设置上。要是仿真和实测对不上，大概率是芯片的寄生参数或者片上工艺角导致的。这时候就得靠经验做微调了。
曾经有一个案子：仿真的最优增益是6dB，实测要8dB。差了2dB。最后发现是封装走线多加了几毫米，高频损耗比模型预测的大。嗯，这就是为什么我说仿真只能给个基准，最终还得靠实测。
本章小结
CTLE是个好东西，但它不是万能的。你记住三句话就好：
- 线性补偿：它只补偿通道的幅度和相位失真，不处理非线性问题
- 先扫频率再扫增益：峰值频率和通道截止频率对上了，增益才有意义
- CTLE是第一道防线：后面还有VGA和DFE，别指望它一个人全干了
我每次做CTLE调试，都会先把这三点在心里过一遍。很多时候，问题出在基础概念没理清楚，而不是设备不够好。