3. TDR测试系统组成：信号源、采样头、示波器
很多工程师第一次接触TDR时，觉得测试系统很玄乎。其实说白了，一套TDR系统就是三个关键模块的组合——信号源、采样头和示波器。我个人习惯把这三大件理解为：发出“探测波”的嘴巴、捕捉“回波”的耳朵、以及把信号转化成图形的眼睛。
你可能会问：示波器不是也带采样功能吗？为什么不把它们合在一起？这是因为TDR对信号的带宽和采样精度要求太苛刻，分开设计才能各自做到极致。我刚开始做高频链路调试时，就因为不熟悉这些组件的配合关系，浪费了不少调试时间。
下面我们来逐一拆解这三个核心部件。
3.1 信号源：TDR的“提问者”
TDR测试的核心就是向被测链路发射一个快速上升沿的阶跃信号。这个阶跃信号的质量，直接决定了你可以看到多小的阻抗不连续点。我在项目中遇到过几次，明明链路有问题，TDR波形却“什么也看不到”，最后发现是信号源的上升时间太慢了。
举个例子：
- Tr = 35ps，可分辨约3.5mm的阻抗变化（适合PCB走线）
- Tr = 200ps，可分辨约20mm的阻抗变化（适合电缆测试）
TDR常用的信号源有两种：
| 信号源类型 | 上升时间 | 典型应用场景 |
|---|---|---|
| 阶跃恢复二极管 | 15~50ps | 高速数字PCB、封装互连 |
| 隧道二极管 | 5~15ps | 超高速链路、芯片级测试 |
3.2 采样头：TDR的“倾听者”
阶跃信号发射出去后，遇到阻抗变化会反射回来。采样头的任务就是在极短的时间窗口内，把反射波捕捉下来。这里有个关键点——它不是“一次性”捕捉整个波形，而是通过等效时间采样技术，一次又一次地“敲击”链路，逐步重建出完整的反射波形。
采样头的带宽决定了系统能“听”到多高的频率成分。比如：
- 12.5GHz带宽：可测量上升时间约28ps的信号
- 20GHz带宽：可测量上升时间约17.5ps的信号
- 70GHz带宽：可测量上升时间约5ps的信号
嗯，这里要注意——采样头的带宽必须和信号源的上升时间匹配。带宽不够，再快的信号源也没用。我曾经在一个HDMI 2.1链路调试中用了带宽不够的采样头，结果隐藏的3mm阻抗突变完全看不到，换了高带宽采样头才抓到问题。
3.3 示波器（采集与显示）：TDR的“记录员”
采样头把反射波变成电信号后，示波器负责将其数字化并显示在屏幕上。在现代TDR系统中，信号源、采样头和示波器通常集成在一个模块化平台内（比如Tektronix或Keysight的采样示波器）。示波器的主要作用有两个：模数转换和多次平均降噪。
示波器的两个核心性能指标：
- 采样点数：决定了时域分辨率。比如10ps/div量程下，500个采样点意味着每步进20ps。采样点数越多，显示精度越高。
- 噪声底限：典型高性能TDR示波器的RMS噪声<100μV。噪声底限越低，越能识别微弱的反射信号（比如连接器远端的小阻抗突变）。
我建议初学者在初次测试时使用16次以上平均，这样能把随机噪声压制到可接受的范围内。当然平均次数太多（比如512次）会影响测试速度，需要根据实际情况平衡。
3.4 系统时序与同步
这三个部件不是独立工作的。信号源、采样头和示波器必须被同一套时基系统同步。简单来说：
- 时基单元产生触发信号
- 触发信号启动信号源发射阶跃波
- 触发信号同时启动采样头的采样时钟
- 示波器在每次触发后，采集一个时间片，逐步拼出整段波形
为什么需要这样？因为TDR反射波的时间窗口非常窄（通常<10ns），如果时钟抖动过大，不同触发周期采到的波形会错位，累加后波形模糊。时基抖动的峰值通常要求<1ps。我见过一个PCIe Gen 4链路调试案例，就是因为时钟抖动超标，导致TDR曲线反复跳动，最后排查才发现是触发信号路径过长。
3.5 三大部件的匹配原则
构建一个TDR测试系统时，不能只盯着某一个参数看。我个人总结了一个“三步匹配法”：
- 上升时间匹配：信号源Tr应比采样头的最快可测上升时间略慢，保证信号被完整捕捉而不失真。
- 带宽匹配：采样头的模拟带宽 ≥ 1.5倍信号源的上升时间对应的等效带宽（0.35/Tr）。
- 噪声匹配：示波器底噪 < 100μV，采样点数 > 500点/量程，避免量化误差掩盖小反射。
我曾经见过有人用20GHz采样头去测一个Tr=500ps的慢速信号，其实完全浪费了带宽。系统总成本上去了，效果还是跟普通5GHz采样头一样。说白了，匹配好才是王道。