📚 课程目录第2章传输线理论

第二章传输线理论：特性阻抗、传播延迟、反射系数、阻抗不连续

做信号完整性，传输线理论是避不开的基本功。很多人一上来就背公式，结果遇到实际问题还是抓瞎。我个人的习惯是先理解四个核心参数——特性阻抗、传播延迟、反射系数、阻抗不连续——它们就像高速信号的“四根支柱”。这章我们就把它们一个个掰开揉碎，结合实际经验讲透。

特性阻抗，说白了就是传输线在单位长度上呈现的交流阻抗。它不是直流电阻，而是一个高频属性。我经常跟刚入行的同事说：你把它想象成一根水管，水流（电流）在管子里跑，水管本身对水流的阻碍就是特性阻抗。

对于PCB上常见的微带线或带状线，特性阻抗由线宽、线厚、介质高度、介电常数决定。公式长这样（知道就行，干活用计算器）：

Z₀ ≈ (87 / sqrt(εr+1.41)) * ln(5.98h / (0.8w + t))   (微带线, 近似式)

但别死记公式。你真正需要记住的是：

我的经验：我建议新手拿到第一版PCB时，先让板厂做阻抗测试条。明明设计的是50Ω，结果测出来48Ω还是52Ω？问题不大，但偏差超过±10%就要检查叠层了。我曾经在某个项目里因为叠层算错，线宽差了2mil，导致整板DDR信号眼图闭合——那叫一个惨。

传播延迟就是信号从发射端走到接收端需要的时间。它由介电常数和线长决定：

Tpd ≈ sqrt(εr) / c   (单位长度的延迟，c是光速)

为什么这个参数重要？因为时序。你想想看，DDR3的建立时间只有几百皮秒，信号在板上多绕几个弯，延迟就吃掉一大截。我见过一个案例：客户说读时序不对，一直以为是芯片问题，结果我用TDR一测，同一组地址线长度差超过500mil，延迟差快100ps，双沿采样的DDR4直接崩了。

避坑指南：千万别以为传播延迟只取决于线长。同样长的线，走不同层、经过过孔，延迟可能差10%以上。我曾经犯过这个错，以为等长就够了，结果没考虑过孔延迟，差点把项目交期搞黄。

反射系数衡量的是当信号遇到阻抗变化时，有多大能量被弹回来。公式简单：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

Γ 的取值范围：-1 到 +1。等于0表示完全匹配，没反射；等于+1表示开路，全反射；等于-1表示短路，全反射但极性相反。为什么极性会反？我举个栗子：你对着山谷喊“你好”，回声也是“你好”——这是正反射；如果你喊的时候撞到软墙，回声可能变成“好你”——这就是负反射（相位反转）。

实际链路中，反射系数会随着频率变化。因为电容、电感的阻抗是频率的函数。所以宽带匹配才是王道。我习惯把TDR的上升沿时间调得尽量陡，就是为了看到各频点的反射综合效应。

注意：反射系数为0只发生在源端、负载端都等于特性阻抗的时候。打个比方，你用50Ω的线接75Ω的天线，驻波比一下子就上去了。这不是天线的错，是阻抗不匹配的锅。

反射系数是“果”，阻抗不连续才是“因”。什么会导致阻抗不连续？我随便列几个：

用TDR能看到这些不连续。你会看到阻抗曲线像心电图一样，一会儿上跳（感抗），一会儿下坠（容抗）。我记得有个PCIe Gen4的项目，链路眼图一直不过，查了一个月最后发现是连接器附近有一小段走线比参考层窄了30%，阻抗从85Ω飙到110Ω，反射直接把预加重给抵消了。

所以调试链路的第一步，就是用TDR把整条路径扫一遍，找到阻抗拐点，然后一个个干掉。

技巧：用TDR测的时候，注意“距离分辨率”。上升沿越快，分辨率越高，能看到更小的不连续。我一般设50ps的上升沿，能看清10mil左右的细节。但太快会引入噪声，要自己权衡。

这四个参数不是孤立存在的。下面这张SVG图我画了它们的逻辑关系：特性阻抗和传播延迟是传输线的“固有属性”，反射系数是“阻抗不匹配的定量描述”，阻抗不连续则是“产生反射的物理原因”。TDR正是利用这些原理反向推断链路质量。

你看，特性阻抗和传播延迟是传输线本身的特性，就像一个人的身高体重。当链路中出现阻抗不连续（比如线宽突变），就会导致反射，反射系数定量描述了这种不匹配的严重程度。而TDR做的就是：发射一个快前沿的脉冲，然后测量反射回来的幅度和时间，从而反推出链路中每一处的Z₀和Tpd。

一句话总结：你不可能直接看到一条线内部的阻抗变化，但你可以通过反射来“听”到它——反射系数就是你的耳朵，TDR就是你的听诊器。

这章我讲的都是基础，但基础打不牢，后面调试就会到处碰壁。我记得自己刚做SI那会儿，连Z₀和阻抗控制都搞混，花了半年才真正理解。你现在花半小时把这四个概念吃透，后面二十多章就能跑起来。嗯，就到这里。

第二章 传输线理论：特性阻抗、传播延迟、反射系数、阻抗不连续