📚 课程目录第1章 TDR基础概念

TDR基础概念：时域反射计原理、反射系数、特性阻抗

做高速数字设计这么多年，我测过的链路没有一千也有八百条。TDR（时域反射计） 就像是我们调试链路的「眼」和「耳」。你今天能学会看TDR波形，明天就能在PCB上快速定位阻抗不连续点。嗯，这课咱们就从最基础的讲起。

1.1 时域反射计到底在干什么？

说白了，TDR就是一个会发「脉冲敲门信号」的仪器。它朝传输线发射一个极快的阶跃信号（上升沿通常在几十皮秒），然后守着看有没有「回波」——也就是反射信号。

你想想看，如果整条链路特性阻抗处处一样（比如都是50Ω），那信号一路跑过去，没人敲门，回波为零。可一旦遇到阻抗突变——比如过孔开窗不对称、连接器端接不对——部分能量就会反弹回来。TDR把反射回来的信号幅度和时间都记录下来，再反推出链路各位置的阻抗和距离关系。

个人小提示：我有个习惯，每次调试新板子之前，一定先扫一下所有关键高速链路的TDR波形。这比跑仿真快得多，而且能直接看到物理瑕疵。

这里有个关键公式，反射系数（Γ）表示反射电压与入射电压之比：

Γ = V反射 / V入射 = (Zx - Z0) / (Zx + Z0)

其中 Z0 是系统特性阻抗（通常50Ω），Zx 是链路上某点的实际阻抗。反射系数幅度越大，说明阻抗偏差越厉害。

1.2 反射系数——卡住高频性能的「锁」

反射系数是一个复数，有大小和相位。但在TDR里我们通常只看它的实部（因为TDR给的是直流或低频等效反射）。它的取值范围在 -1 到 +1 之间：

Γ = 0：完全匹配，完美链路。Zx = Z0。
Γ > 0：阻抗偏高（像开车走上坡路）。比如开路末端反射系数 ≈ +1。
Γ < 0：阻抗偏低（像遇到下坡，能量被短路消耗）。短路末端反射系数 ≈ -1。

我做过一个10Gbps背板项目，链路中间有一小段PCB走线被改细了0.3mm，结果TDR波形上出现一个明显的正尖峰——反射系数接近0.2。当时大家还觉得没什么，结果眼图测试时余量直接掉了1.5dB。从那以后我再也不轻视任何一个小不连续。

  重点记忆：

  反射系数的值 |Γ| 与回波损耗 RL 的关系：

  RL (dB) = -20 · log10(|Γ|)

  比如 |Γ|=0.1，RL=20dB；|Γ|=0.3，RL≈10.5dB。大多数高速协议要求RL > 15～20dB。

1.3 特性阻抗——链路的「身份证」

特性阻抗（Z0）是传输线本身的固有属性，与线长无关。它取决于线宽、介质厚度、介电常数、铜箔粗糙度等因素。实际上，它就是单位长度上的分布电感和分布电容的比值开平方：

Z0 = √(L / C)

其中 L 和 C 是单位长度的电感和电容。这个式子虽然简单，但物理含义很深刻：Z0 决定了信号在线上看到的「阻力」。如果信号遇到的阻抗变了，就会产生反射。

现在行业里常用的是50Ω系统（高频军标），也有75Ω（视频/广播）、90Ω/100Ω（差分对的USB/HDMI/Ethernet）。选哪种？我记得当年入行时，老工程师告诉我：「除非你有特殊理由，否则就用50Ω。仪器、连接器、线缆都默认是50Ω，兼容性最好。」这句话我到现在都记得。

传输线类型	典型特性阻抗（Ω）	常见应用
微带线（Microstrip）	50 ± 5	RF、高速数字单端
带状线（Stripline）	50 ± 3	高速背板、多层板
差分微带线	100 差分（单端≈50）	USB 2.0/3.0、HDMI
差分带状线	90～100 差分	PCIe、SATA、以太网

你可能会问：「为什么PCB加工时阻抗控制这么难？」嗯，因为影响Z0的因素太多了：介质厚度公差 ±10%、介电常数随频率变化（Dk涨跌）、铜箔蚀刻后的线宽偏差。我曾经遇到一块板子，厂家把介质厚度少算了0.5mil，结果整批链路的TDR波形全部偏低5Ω，直接从50Ω变成了45Ω。后来跟板厂面对面核对压合参数才找到原因。

避坑指南：我曾经在验收一个高速背板时，拿着TDR逐条扫描发现链路末端有约15Ω的偏差。以为是连接器焊接问题，结果反复检查后发现是盲孔未塞孔、残桩长度超了20mil。很多初学者不注意过孔残桩导致的容性不连续，TDR上一看就是一整段低阻抗「凹陷」。

好了，我们把TDR的核心框架画出来，看完这张图你能秒懂整个测量逻辑：

信号源发射阶跃波，沿传输线前进。遇到待测链路处阻抗不匹配，一部分能量反射回来被接收器捕获。通过反射波形的时间（对应位置）和幅度（对应反射系数大小），我们就能穿看穿链路内部的「阻抗地图」。

这一节先讲到这里。记住：反射系数就是链路的「健康指数」，特性阻抗是链路的「遗传基因」。下节课我们直接用TDR操作来验证这些概念——不过那都是后话了。