1. PHY芯片与眼图概述

1.1 什么是物理层芯片

物理层芯片，圈里人习惯叫它 PHY。它是通信系统里最靠近线缆的那颗器件。说白了，PHY 芯片就是数字世界和模拟世界之间的"翻译官"。

数字信号在芯片内部是 0 和 1，但跑到线缆上就得变成电压、电流、光脉冲。PHY 干的就是这件事——把数字 bits 编码成适合信道传输的模拟信号，到了对端再解码回来。我入行那会儿总觉得这层很简单，不就是数模转换嘛。后来真做了项目才发现，PHY 的模拟特性坑特别多。

PHY 芯片在系统架构里的位置很固定。它夹在 MAC（媒体接入控制器）和物理介质之间。MAC 把数据包扔给 PHY，PHY 负责发出去；收数据时反过来。

市面上常见的 PHY 类型有很多，每种都有自己的"脾气"。我整理了一张表，方便你对照着看：

每种 PHY 的标准规范都不一样，但验证手段高度相似——眼图测试几乎是绕不开的一步。

1.2 为什么需要眼图测试

信号质量怎么判断？看波形？看频谱？都不够直观。

眼图测试是目前业界公认的"金标准"。它把一段时间内的波形叠在一起，用余晖模式显示。一张眼图就能告诉你：信号幅度够不够、时序稳不稳、噪声大不大。

我经历过一个印象很深的案例。有一款千兆以太网交换机，整机调试时发现某几个端口时不时丢包。协议栈查了三遍没问题，PCB 走线也按规范来的。后来我用示波器抓了那端口的输出眼图——好家伙，眼图几乎闭合了，只剩一条缝。根源是 PHY 芯片的电源滤波没做好，高频噪声把信号质量吃掉了。换了电源方案，眼图立马打开，丢包问题消失。

眼图测试能暴露的问题很具体：

• 幅度问题：信号摆幅不足、共模偏差
• 时序问题：总抖动、随机抖动、确定性抖动
• 失真问题：码间干扰、占空比失真、过冲/下冲
• 噪声问题：信噪比恶化、电源耦合噪声

一致性测试层面，眼图是很多标准的"硬门槛"。IEEE 802.3、USB-IF、PCI-SIG 都把眼图测试列在合规认证的必测清单里。你想想看，如果一颗 PHY 芯片连眼图都过不了，后面链路层的测试根本没必要进行。

1.3 眼图的基本概念

眼图是怎么形成的？说穿了就一句话：示波器把接收到的信号按位周期反复触发叠加。每个 bit 的波形叠在一起，中间那块像眼睛一样的区域就叫"眼"。

眼图的质量直接反映信道的传输能力。眼睛睁得越大，信号质量越好；眼睛眯成一条线，说明链路快撑不住了。

我习惯用五个核心参数来量化眼图的好坏：

应用场景也不难理解。眼图测试的生命周期覆盖了从芯片设计到量产的每个阶段：

• 芯片设计验证：流片回来后第一件事就是测眼图，确认 PHY 的模拟性能达标
• 板级信号完整性测试：PCB 走线、连接器、线缆都会影响信号，眼图是排查利器
• 一致性合规认证：送测第三方实验室之前，自己先拿眼图模板跑一遍
• 故障定位与调试：定位链路瓶颈、定位电源噪声来源、定位阻抗不连续点

举个例子。之前调试一块 PCIe Gen4 的板子，链路训练死活过不去。用示波器测 TX 端眼图，发现眼宽只有 0.35 UI，明显被抖动侵蚀了。追踪下去发现是参考时钟的 PLL 带宽设置不对，导致低频抖动超标。调了 PLL 参数后眼宽恢复到 0.72 UI，链路训练一次过。

嗯，说到这儿，核心知识体系可以用下面这张图串起来：

这张图里，PHY 芯片是基础，眼图测试是手段，应用场景是落脚点。三者环环相扣，缺一不可。