第4章 数据窗口的基本概念
数据窗口，说白了就是信号在接收端眼里“有效”的那段时间窗口。你在做RMII接口调试时，一定见过示波器上那一堆跳变沿，但真正能让你拿到正确数据的，只是窗口里那一段。这一章我会把窗口长度、采样点、建立时间和保持时间这几个核心概念串起来讲——它们就像房子的四根柱子，缺一根整个时序分析就得塌。
4.1 窗口长度——你的数据能待多久
窗口长度指的是数据信号在接收端采样时钟附近保持稳定的时间段。在RMII协议中，数据线（RXD[1:0]）和时钟（REF_CLK）的关系决定了这个窗口的大小。
我习惯把窗口长度比作“公交车的开门时间”。你想想看，如果车门只开1毫秒，那乘客上车就会很紧张；如果开10毫秒，大家从容上下车。数据窗口也一样——窗口越长，接收端越容易抓到正确的电平。
在RMII标准里，参考时钟频率是50MHz，周期20ns。但数据窗口的实际长度不是时钟周期，而是由驱动端的输出延迟、PCB走线延迟、接收端的输入延迟共同决定的。常见的典型值在2ns到8ns之间，但具体能到多少，得看你的硬件设计。
| 参数 | 典型值 | 关键影响因素 |
|---|---|---|
| 窗口长度 | 2~8 ns | 驱动输出延迟、走线长度、负载电容 |
| 采样点位置 | 窗口中心偏右 | 时钟相位、接收端setup/hold |
| 建立时间 | ≥1.5 ns | 芯片内部寄存器特性 |
| 保持时间 | ≥0.5 ns | 芯片内部寄存器特性 |
4.2 采样点——眼睛要睁开在正确的位置
采样点就是接收端时钟沿去读取数据的那一瞬间。对于RMII，接收端通常用REF_CLK的上升沿采样数据。但问题在于——你的数据在时钟沿附近是不是稳定的？
如果采样点落在数据翻转的边沿上，那就是“眼睛闭着采样”，结果可能非0非1。我个人经验是：采样点最好落在数据窗口的中央偏右一点的位置，这样即使时钟抖动或温度变化，也不容易掉到窗口外面。
4.3 建立时间——数据必须提前到场
建立时间（setup time）指的是在采样时钟沿到来之前，数据必须保持稳定的最短时间。如果数据来得太晚，接收端的寄存器还没来得及“读”到它，那你就丢了1bit。
你想想看，就像参加考试，监考老师说“8:00发卷，你必须在7:55前坐好”。这5分钟就是建立时间。如果你7:58才冲进教室，那老师已经发卷了，你的座位还没坐热——这就是setup violation。
在RMII链路中，建立时间的要求通常写在芯片的数据手册里，比如“setup time = 1.5 ns @ 50MHz”。我个人习惯在计算时序裕量时，至少留出0.5ns的余量，否则量产时很容易翻车。
4.4 保持时间——数据不能急着跑
保持时间（hold time）是采样时钟沿到来之后，数据还需要继续保持稳定的最短时间。如果数据在时钟刚采样完就立刻变化，那寄存器可能读到的是不确定值。
继续用考试的比喻：8:00开考后，你不能在8:00:01就把答题卡扔给老师——老师还没收呢。数据也一样，至少要在时钟沿后又稳定一阵子，让寄存器完成内部锁存。
保持时间通常比建立时间短，但它更容易被忽视。我在一次硬件改板时，只是把走线长度缩短了1cm，结果出现了hold time violation——因为数据到得太快，在时钟沿之后立刻就变了。嗯，这里要注意：缩短走线不一定是好事。
4.5 它们之间的关系——数据窗口的完整拼图
窗口长度 = 时钟周期 − (建立时间裕量 + 保持时间裕量 + 时钟抖动等)。更直观地说，接收端能正确采样的总窗口，其实就是除去setup和hold占用的“禁区”之后剩下的那一段安全区域。
下面这张图是我自己在教学时常用的结构，它把概念之间的逻辑关系画清楚了：
核心公式（总结用）：
usable_window = T_clk - (T_setup + T_hold + T_jitter + margin)
你要保证这个usable_window ≥ 0，否则数据必丢。我的建议是至少留出1ns的裕量才比较安心。
4.6 实战避坑——我曾经踩过的三个坑
- 坑1：只看建立时间，不看保持时间。 我在一个FPGA+MII转RMII的电路里，所有走线都等长了，结果hold time violation导致接收数据偶尔错位。后来在数据线上串了22Ω电阻，微调了延迟才搞定。
- 坑2：采样点默认选在时钟沿正中。 很多芯片允许调整采样相位，但默认值不一定最优。我遇到过一板卡，默认采样点偏左1ns，高温下setup margin直接变负。改到偏右0.5ns后一切正常。
- 坑3：窗口长度估算太乐观。 有人直接用20ns周期减掉手册上的setup/hold就算完了，忽略了PCB走线延迟差异。实际上同一组RXD线的两根信号之间可能有200ps的skew，这会进一步压缩窗口。