RGMII接口概述：标准定义、信号线、时钟频率与速率关系
做嵌入式硬件调试这些年，RGMII这个接口几乎绕不开。特别是当你碰上板级信号完整性或者时序收敛的问题时，第一个要查的就是它。我个人习惯先把接口的底子摸清楚，再去动示波器探头。嗯，咱们就从这里开始。
RGMII到底是个啥？
RGMII的全称是Reduced Gigabit Media Independent Interface，说白了就是简化版的千兆媒体独立接口。它主要是为了连接以太网的MAC层和PHY层，负责在这两层之间搬运数据。
你可能会问，为什么叫“简化版”？因为早先的GMII接口信号线太多（24根），在PCB上布线简直是一场灾难。RGMII把数据线砍了一半，用DDR（双沿采样）来换速率。我刚开始做第一个千兆项目时，还天真地想把GMII全部拉出来布线，结果layout工程师差点跟我急。从那以后，我就彻底倒向RGMII了。
信号线定义——别看它少，条条都是关键
RGMII接口的信号线不多，基本上可以分为以下几类。我个人习惯画个简表放在手边，查起来方便。
| 信号名 | 方向 | 功能简述 |
|---|---|---|
| TXD[3:0] | MAC → PHY | 发送数据总线（4位） |
| TX_CTL | MAC → PHY | 发送控制信号（指示数据/控制周期） |
| TX_CLK | MAC → PHY | 发送参考时钟（由MAC提供） |
| RXD[3:0] | PHY → MAC | 接收数据总线（4位） |
| RX_CTL | PHY → MAC | 接收控制信号 |
| RX_CLK | PHY → MAC | 接收参考时钟（由PHY恢复并提供） |
每条信号线都有它自己的任务，但调试中最容易出问题的，其实是时钟和数据的相对相位关系。这一点我后面会反复强调。
时钟频率与速率关系——简单换算，但容易算错
RGMII支持三种速率，对应不同的时钟频率。这本来是个简单的算术题，但我在项目里见过有人把1000BASE-T的时钟频率当成125 MHz，结果示波器触发怎么也设不对。咱先把它列清楚了。
- 10BASE-T / 10 Mb/s：时钟频率 2.5 MHz。数据在时钟的上升沿和下降沿各采样一次，所以每个时钟周期传4位（4位宽 × 2沿 × 2.5 MHz = 20 Mbps？不对，这里要注意）。实际上，10M模式下接口工作在100M速率，然后内部做速率适配。嗯，严谨一点说，10M模式下时钟实际是2.5 MHz。
- 100BASE-TX / 100 Mb/s：时钟频率 25 MHz。双沿采样，每个时钟周期完成4位传输。
- 1000BASE-T / 1000 Mb/s：时钟频率 125 MHz。这是最常见的模式，也是咱们这个课程的重点。
简单换算一下：4位宽 × 2沿（上升+下降）× 125 MHz = 1000 Mbit/s。你想想看，这个逻辑很清晰。
RGMII数据采样与时钟相位关系
这部分是RGMII的核心难点。标准定义中，数据和控制信号相对于时钟边沿的建立/保持时间是有严格要求的。传统RGMII要求在时钟的中心位置切换数据，也就是所谓的“中心对齐”（Center-Aligned）。
但这里有个坑：MAC和PHY通常来自不同厂家，内部的时钟延迟处理不一样。有的MAC发数据时，自带90度相移；有的则要PHY去做延迟。
所以说白了，时钟和数据之间的相位关系，最后往往必须通过硬件调试来确认和调整。示波器观察、修改延迟值、检查眼图，这都是必经之路。
为了更直观地理解各信号之间的关系，我画了一张结构图，你看一下就明白了。
总结一下这几个要命的概念
- 信号完整性：125 MHz的时钟，边沿速率很快，反射、串扰、振铃都会影响相位。
- 时钟域跨越：MAC和PHY各有一个时钟域，你必须在MAC内部或者PHY内部做同步处理。
- 延迟匹配：PCB走线长度差不能太大，否则时钟和数据的相对偏差会吃掉建立/保持时间。
好了，这一节的内容就到这。咱们把基础概念理清了，后面才能动手调相位。你要是现在觉得时钟和数据的关系还有点绕，没关系，实际跟着示波器测一遍，什么都明白了。