三、差分信号与差分对设计：USB、HDMI等接口的PCB布线
聊到高速接口，就避不开差分信号。说白了，差分信号就是用两根线来传一个信号。一根传正，一根传负，接收端看的是两者之差。
这样做的好处很明显——抗干扰能力强。外部噪声同时耦合到两根线上，一减就没了。我刚开始做PCB那会儿，还不理解为什么非得这么麻烦。直到有一次，一个USB 2.0的板子死活过不了眼图测试…后来发现是单端走线太长，共模噪声太大了。那次之后，我对差分信号才真正重视起来。
核心认知：差分信号不是简单的"把一根线变成两根"，而是一种基于共模抑制的传输技术。你想想看，外部干扰在两根线上产生的噪声大小差不多，相位也一样，接收端一相减，噪声就被抵消了。这就是差分信号抗干扰的底层逻辑。
3.1 差分对的三大关键参数
设计差分对，有三个参数你跑不掉：差分阻抗、时延匹配和耦合间距。
3.1.1 差分阻抗
差分阻抗就是两根线在差分模式下的特性阻抗。对于USB 2.0，差分阻抗要求90Ω ± 15%；HDMI则是100Ω ± 15%。
这里有个公式可以参考（简化版）：
Z_diff ≈ 2 * Z_0 * (1 - 0.48 * e^(-0.96 * s/h))
其中：
Z_0 = 单端特性阻抗
s = 线间距
h = 介质厚度嗯，这个公式不用死记。我一般在设计中直接查芯片手册的推荐值，然后用仿真工具算一下。但在早期评估阶段，这个公式能帮你快速判断走线结构是否合理。
| 接口标准 | 差分阻抗 | 常见层叠结构 |
|---|---|---|
| USB 2.0 | 90Ω ± 15% | 4层板、6层板 |
| USB 3.0/3.1 | 90Ω ± 15% | 6层板、8层板 |
| HDMI | 100Ω ± 15% | 6层板、8层板 |
| PCIe Gen3/4 | 85Ω ± 15% | 8层板、10层板 |
3.1.2 时延匹配
差分对的两根线，必须尽可能等长。为什么？你想啊，如果一根线比另一根长，信号到达接收端的时间就不一样了。这个时间差会直接把差分信号变成共模噪声，干扰立马增大。
避坑指南：我曾经在一个HDMI项目中，只注意了总长度匹配，却忽略了连接器引脚到第一对过孔的这段短线。结果眼图测试始终不合格。后来发现，连接器处的引脚长度不一致，导致时延偏差超过了50ps。从那以后，我每次做等长都会把整个信号路径都考虑进去，包括过孔、连接器引脚、甚至焊盘。
实际工程中，等长误差一般控制在±5mil以内，对应时延大约±0.5ps。你想想看，5mil就是0.127mm，一根头发丝的粗细。所以布线时要非常精细。
3.1.3 耦合间距
耦合间距决定了差分对之间的串扰大小。间距越大，串扰越小。但也不能太大，否则占板面积就上去了。
我的经验是：同行差分对之间，间距取3倍线宽以上；不同层差分对之间，间距取5倍层高以上。记住这个规则，基本不会出大问题。
3.2 差分对布线核心规则
好了，理论讲完了，咱们来点实际的。以下是差分对布线的几个雷打不动的规矩。
- 同层同参考面：差分对必须在同一个信号层走，而且下方必须有一个完整的地平面。换层的话，旁边加地过孔。
- 走线形变要对称：需要绕线时，用"凹凸"形或"S"形，保持两个走线的长度和形状对称。别搞那种一边突出去一边凹进来的不对称结构。
- 远离其他信号：差分对两侧至少保持20mil的间距（4层板），高密板可以适当减小，但最低不要低于10mil。
- 过孔要成对：换层时，两个过孔必须靠在一起，间距尽量小。我建议间距不超过40mil。
- 回流路径要短：差分对的回流路径尽量短，减少回路面积。
个人技巧：做高速差分时，我习惯在差分对两侧各加一排地过孔，间距大约50~80mil。这些地过孔不仅提供回流路径，还能降低层间串扰。当然，这会增加过孔数量，但信号质量提升是值得的。
3.3 具体接口布线案例：USB 2.0
咱们看看USB 2.0的实际布线。USB 2.0的差分信号速率是480Mbps，不算特别高，但对布线还是有要求的。
布线步骤参考：
1. D+ 和 D- 走线宽度：5mil（按层叠计算）
2. 差分间距：8mil（中心距13mil）
3. 等长误差：±5mil
4. 长度限制：不超过10英寸
5. 过孔数：不超过2个我在实际项目中一般会这么做：从USB连接器出来后，D+和D-先以差分对形式走一小段，然后分到芯片的引脚。但很多新手容易犯一个错误——在芯片引脚处分叉时，两个走线长度差太多。
正确的做法是：在芯片引脚附近做一个"U"形弯，让两根线在进入连接器之前完成等长匹配。
3.4 具体接口布线案例：HDMI
HDMI比USB复杂不少。它有4对差分信号（TMDS Clock + 3组Data），再加上控制线和电源线。而且HDMI 2.0的速率高达18Gbps，对布线的要求更高。
我做过一个4K HDMI 2.0的项目，说说当时的几个关键点：
- 差分阻抗100Ω：这个跑不掉，必须精确控制。我们用了6层板，次外层走差分，参考层是第三层地平面。
- 组内等长±5mil：4对差分，每对内部等长控制在5mil以内。组间等长控制在20mil以内。
- 退耦电容靠近连接器：HDMI连接器的VCC和GND之间放0.1μF电容，距离不超过100mil。这能有效抑制电源噪声耦合到信号上。
- 地平面完整：所有差分对下方必须是完整的地平面，不能有分割。我们当时在连接器区域几乎没放过其他层的地，就是为了保证回流路径。
避坑指南：有一次我在HDMI设计中，为了节省面积，把一组差分对从6层板的内层穿到3层（顶层）。结果过孔换层后，眼图瞬间恶化。后来发现，换层时两个过孔的中心距差了将近50mil，导致回流路径严重不对称。从那以后，我换层时都会仔细检查过孔间距，并且保证在换层点附近加一对地过孔。
3.5 差分信号的关键布线结构
下面这张图能帮你直观理解差分信号在PCB上的实际走法和关键控制点。
这张图其实把差分布线的几个核心骨架都提炼出来了。你看，从发送端到接收端，中间必须经过差分对走线、等长匹配弯和地过孔组这三个关键控制点。少一个，信号质量就掉一截。
3.6 差分对的仿真与验证
别以为画完板子就完了。必须要做仿真验证。我常用的几个关键指标：
- 差分阻抗：用TDR看阻抗连续性，偏差不超过±10%
- 插入损耗：S21曲线在奈奎斯特频率处不低于-3dB
- 回波损耗：S11在主要工作频段低于-10dB
- 近端串扰：NEXT低于-35dB
个人建议：如果你用的是HyperLynx或ADS，可以加一个"差分对短桩"仿真。很多新手布线时，在芯片引脚附近留了一小段直角分支，结果成了隐形的阻抗不连续点。这个小仿真能帮你提前发现这种问题。
嗯，差不多就是这些。差分信号设计不是玄学，而是有明确规则可循的工程实践。记住阻抗、等长、耦合三个关键点，再配合仿真验证，你设计的差分信号基本上不会出大问题。