第4章 SOF包与时序：帧的起点，一切的基础
聊到PD Negotiation，咱们得先搞清楚一个最基础的东西——SOF，Start of Frame。
说白了，它就是一轮通讯的“发令枪”。没有它，后面的所有数据交换都无从谈起。我见过不少新手，抓到波形上来就看数据域，结果发现怎么都对不上，原因往往是SOF就没认对。
4.1 SOF的定义
SOF是一个特定格式的包，由Source（源端）发出，标志着一帧数据的开始。
在PD协议里，SOF包不是随便发个脉冲就行。它有严格的比特序列和时序约束。
来看它的基本结构：
SOF包核心组成：
- 前导码（Preamble）： 一串特定的比特组合，用于接收方时钟同步，通常是“010101...”这样的交替序列。
- SOP（Start of Packet）序列： 一个特定的5比特序列，用来唯一标识这是一帧PD协议包的开始，而不是别的东西。
- 数据载荷（Payload）： 后续紧跟的就是真正的消息内容了。
你想想看，接收方怎么知道该听谁的呢？就靠这个SOF。它就像阅兵式上指挥官喊的那句“开始”。
4.2 SOF的时序要求
光知道格式没用，时间上必须卡死。PD协议的物理层对SOF的时序有极其严苛的规定。但凡差一点，接收方要么漏掉这帧，要么把它当成噪声。
| 时序参数 | 描述 | 典型要求 | 重要性 |
|---|---|---|---|
| tPD | 传输延迟 | 取决于线缆长度 | 决定同步窗口 |
| tTolerance | 抖动容限 | < 5% 的比特时间 | 直接影响误码率 |
| tFILTER | 接收滤波时间 | 约 2-3 个比特周期 | 抑制毛刺 |
做个有温度的打工人吧——我曾经在一个项目里，就因为线缆长度估算错了300皮秒，导致SOF的Tolerance窗口前移了半个bit，结果接收端每次都把SOP序列的最后一个bit当成噪声滤掉了。整整查了两天，最后用示波器精确量了，才发现是时序窗口的问题。嗯，从那以后我设计任何PD接口，第一件事就是算这个窗口。
4.3 BIT_TIMEOUT参数详解
说到时序，就绕不开BIT_TIMEOUT。这是个什么玩意儿？
简单说，它定义了接收方等待一个比特的最大时间。如果在这个时间内没等到预期的边缘跳变，接收方就可以认为通讯出问题了，直接放弃当前帧。
这个参数怎么设？设大了，等待时间长，浪费处理周期；设小了，一点线缆延迟带来的抖动就可能导致误判。
项目实战建议：
我个人的习惯是，把BIT_TIMEOUT设为1.5倍的标称比特时间。这样就能覆盖大部分线缆和连接器带来的延迟余量，又不会因为等待太久而占用过多的处理资源。
具体怎么算？看代码：
// BIT_TIMEOUT 示例计算
// 假设比特率为 300 kbps
#define NOMINAL_BIT_TIME (1.0 / 300000.0) // 3.33 us
#define TIMEOUT_MULTIPLIER 1.5
uint32_t timeout_value = (uint32_t)(TIMEOUT_MULTIPLIER * NOMINAL_BIT_TIME * 1e6); // 约为 5 us
给这个值打上标签——BIT_TIMEOUT = 1.5 × NOMINAL_BIT_TIME。
4.4 时序调试中的常见陷阱
这部分内容全是血泪史。我给你列几个我踩过的坑：
- 忽略线缆延迟： 很多人测试时直接用短跳线，上线后却发现时序错乱。为什么？线缆长了，延迟就大了。BIT_TIMEOUT没跟着调。
- 抖动累积： 单个比特的抖动可能不大，但累积起来，SOF的SOP序列识别就可能失败。我建议在设计时就要考虑至少两个比特周期的抖动容限。
- 接收滤波太严： SOF的滤波是为了抗干扰，但设得太窄，正常的边缘跳变也会被过滤掉，导致收不到SOF。我曾经把这个值设成了0.5个比特时间，结果板子直接‘哑’了。
注意： BIT_TIMEOUT和tFILTER是两个不同的参数，千万别混淆。TIMEOUT是等多久没信号就放弃，FILTER是多窄的毛刺才忽略。它们在设计上要综合考虑，但概念上要分开算。
4.5 知识体系与核心逻辑
为了帮你更直观地理解SOF、时序参数和BIT_TIMEOUT之间的关系，我画了张图。你可以看到，SOF是整个通讯流的起点，它的时序约束直接决定了后面所有处理是否能正确对齐。
你看这张图，SOF发出后，接收方需要从前导码里拿到同步信号，再确认SOP序列，最后才处理数据载荷。这中间的每一步，都受到时序约束和BIT_TIMEOUT的制约。哪个环节超时、抖动过大、或者滤波设置不合理，都会导致整帧丢失。
所以，我的建议是：在设计阶段就把SOF的时序模型画出来，把每个参数的容忍窗口算清楚。不要等到板子焊好了再拿示波器去抓。那时候再改，代价就大了。
调试清单：当SOF收不到时，按这个顺序查
- 用示波器看CC线/Cable上的波形，确认SOF包是否真实存在。
- 测量SOF的第一个前导码边缘到SOP序列之间的时间差，看是否在BIT_TIMEOUT窗口内。
- 检查接收滤波tFILTER设置，确保没有误滤掉正常的SOP边缘。
- 回顾一下线缆长度，评估tPD对窗口的影响是否被低估了。
记住，解决时序问题的关键不是靠猜，是靠量。有数据，才能做决策。