4. VBUS与GND连接问题：接触不良、大电流压降、地环路干扰
咱们做PD调试，最怕什么？
不是协议栈崩溃，不是时序对不上。而是你抓了一晚上波形，最后发现——
是线没插紧。
你别笑。这种事儿我碰过不下十次。VBUS和GND的连接质量，看着不起眼，实际上能把整个PD协商搞得面目全非。今天咱们就把这三个“隐形杀手”一个一个拆开看。
核心结论先行：VBUS/GND连接不良，会导致CC线检测到的电压异常、Source端过流保护误触发、Sink端掉电重启。三者叠加，PD协商成功率直线下降。
4.1 接触不良——最容易被忽视的“软故障”
接触不良分两种：一种是肉眼可见的，比如Type-C端子插歪、焊盘虚焊。另一种是“动态”的——你测的时候好好的，振动一下就不行了。第二种最坑人。
典型表现：
- PD协商时好时坏，成功率大约50%~70%
- 重新插拔后有概率恢复正常，再动一下线缆又挂
- CC1/CC2电压跳变不稳定，甚至出现交替开路
我记得有一次，客户反馈说某款Hub的PD充电“挑线”。换了三根线都闪断。我们排查了一天，最后发现是USB-C母座上的VBUS Pin 4焊盘有微裂纹。热胀冷缩一上来，接触电阻从30mΩ飙到300mΩ。
个人习惯：我一般在原理图阶段就给VBUS和GND网络预留多组测试点。方便后续用示波器探头直接挂上去，避免经过连接器测量引入额外接触电阻。
排查建议：
- 使用微欧计测量VBUS与GND回路的总电阻（包含线缆、连接器、PCB走线）
- 正常PD线缆，VBUS回路电阻应 < 200mΩ，GND回路应 < 150mΩ
- 如果 > 500mΩ，几乎可以断定存在接触不良
- 配合热风枪局部加热，观察电阻值是否漂移
注意：不要用手去扭动线缆测试！你手上的静电可能已经打坏了CC逻辑芯片。老老实实用精密夹具或者热风枪。
4.2 大电流压降——5A协商成功，供电却翻车
PD3.0支持最大5A电流。但协议只规定了“能协商”，它不负责保证实际供电质量。
说白了：Source端输出5V/5A，线缆压降0.5V，到了Sink端只剩4.5V。Sink端一看电压掉到UVLO（欠压锁定）以下，咔嗒一声断开。
然后Source端检测到开路，重新开始协商。
再连接，再断开。
无限循环。
这种现象，行业内叫“PD震荡”。
压降的构成：
| 环节 | 典型电阻 | 5A时压降 |
|---|---|---|
| Type-C线缆（1米内，合格品） | VBUS: 60mΩ, GND: 50mΩ | 0.55V |
| PCB走线 + 连接器 | 30mΩ | 0.15V |
| 接触不良（隐蔽故障） | 100~300mΩ | 0.5~1.5V |
你看，光是合格线缆和PCB，加起来就有0.7V压降。如果Sink端的UVLO阈值设在4.3V（很多芯片确实这么设），那5V供电刚刚好踩线。一旦线缆老化或接触电阻变大一点，立刻翻车。
实战案例：有个做游戏底座的客户，PD协商到20V/3A完全正常。但只要一接上高功耗显卡坞，半分钟内必掉电。我们用示波器挂在Sink端VBUS上，发现电流从0A跳到3A的瞬间，VBUS电压从20V跌到17.8V。
查到最后，是GND回路上的一颗磁珠耐流不够。3A直流电流让它饱和，电感量暴跌，等效电阻飙到0.4Ω。
我的建议：
- 在Sink端VBUS入口放置至少100μF的电解电容，配合MLCC，应对电流瞬态
- GND回路上不要用磁珠。要用，选饱和电流 > 设计电流2倍的型号
- 布线时，VBUS和GND走线宽度按每A 1mm（1oz铜）算，留2倍余量
4.3 地环路干扰——静电累积引发CC误触发
这个知识点，我当年是吃了大亏才学会的。
地环路，听起来玄乎。通俗讲就是：系统中两个设备的地电势不相等。在PD场景里，常见于以下情况——
- Source端（比如适配器）用两脚插头，大地浮空
- Sink端通过HDMI或DP线与另一台接地的设备相连
- 多台设备共用一个USB Hub，GND回路形成闭合环路
地环路的直接后果，是在GND回路上感应出交流共模电压。我实测过：某款电视机通过HDMI连接游戏主机，再通过Type-C给手柄充电。在VBUS的GND上测到1.2Vrms的50Hz工频干扰。
你想想看，CC线上的检测电压才0.35V（Sink Rd=5.1kΩ时）。GND上1.2V的噪声，能直接把CC比较器打翻。
曾经我遇到一个案子：某教育平板，用第三方充电器死活无法PD快充，用原装就可以。分析了一周，发现是平板的金属外壳通过Type-C的GND Pin与充电器共地，而充电器内部Y电容的漏电流在GND上产生了0.8V的纹波。CC逻辑芯片的GND被抬高后，Sink发送的“Request”消息Source端完全收不到。
解决方案：在CC线上串联330Ω电阻（不破坏协议），并在GND与外壳之间加磁珠隔离。
4.4 核心排查流程
遇到VBUS/GND导致的问题，我推荐按这个顺序查——
- 先测静态电阻：用万用表四线法测量总回路电阻
- 再看动态压降：在最大协商电流下，用示波器观察Sink端VBUS波形
- 检查地噪声：示波器GND夹子夹在Source端GND，探头测量Sink端GND，看交流分量
- 排除接触不良：更换已知合格线缆，重测
- 最后查PCB：检查磁珠、保险丝、MOS管导通电阻
这套流程，我用了五年。至少帮我在8个不同项目里，省下了“熬夜抓波形”的体力活。
小技巧：很多人习惯于用“测量CC电压”来判断连接。这其实不够。CC电压只能反映Rd/Rp的匹配，完全不反映VBUS/GND的接触质量。我习惯在CC电压正常的前提下，额外测一次VBUS到Sink端的实际电压。两下对比，如果VBUS电压低于Source宣告值的5%以上，优先查回路电阻。
4.5 一张图理清VBUS与GND问题
下面这张图，是我自己整理的知识结构。把三大问题、它们的根因、症状和排查方向都串起来了。你保存好，调试时拿出来对一对，能省不少时间。
4.6 小结与自检清单
以上三个问题，我在实际项目中几乎每两个月就会遇到一次。说实话，它们比协议理解不透彻更容易导致“假性失败”——明明逻辑上完全正确，硬件却死活通不过。
这里给你一份自查清单。下次出问题时，逐条打勾：
- ☐ 使用微欧计测量了VBUS+GND总回路电阻（目标 < 350mΩ）？
- ☐ 在最大负载电流下，用示波器确认了Sink端VBUS电压未低于UVLO？
- ☐ 检查了GND平面是否存在50Hz/100Hz工频噪声（幅度 < 200mVpp）？
- ☐ 更换过至少两根已知合格的线缆进行对照测试？
- ☐ PCB上VBUS走线宽度满足每A 1mm（1oz铜）的标准？
- ☐ GND回路上的磁珠/保险丝是否确认了饱和电流参数？
如果以上六项全过，那基本可以排除VBUS/GND侧的物理连接问题。剩下的，咱们往CC协议栈和Source端的电源策略上找。
嗯，这一章就到这儿。记住一句话：先把物理层做扎实，再谈协议层。