2. USB 3.0 信号特性与挑战归纳总结
2.1 为什么非得是差分信号？
USB 3.0 用的是差分对传输，一对线走数据。你想想看，高速信号跑到5 Gbps，单端早就扛不住了。差分的好处很直接：共模噪声自己抵消，对外辐射也小。
我记得第一次调USB 3.0眼图时，发现接收端眼高总差那么一点。后来排查半天，原来是差分对的P/N线长度差了3mm。嗯，就是这么敏感。
差分信号关键参数
- 差分阻抗：90 Ω ± 15%（USB 3.0规范要求）
- 对内偏斜：< 10 ps（P与N之间走时差）
- 共模电压：0～2 V（典型1.2 V）
2.2 信号完整性的四大杀手
做USB 3.0信号完整性，说白了就是跟四个家伙过不去：损耗、反射、串扰、抖动。我按优先级排了个序，你感受一下。
| 杀手 | 表现 | 常见根因 |
|---|---|---|
| 损耗 | 眼图幅度塌陷，上升沿变缓 | 线缆过长、PCB走线介电损耗大 |
| 反射 | 眼图出现多次过冲/振铃 | 阻抗不连续、过孔/连接器 |
| 串扰 | 眼图内出现“鬼影”或抖动增大 | 平行走线太长、屏蔽不够 |
| 抖动 | 眼图水平闭合，眼宽变窄 | 时钟噪声、电源纹波、码间干扰 |
我在项目中遇到过最头疼的是反射。有一次眼图里有一个明显的台阶，怎么调均衡都压不住。后来发现是Type-C连接器焊盘处阻抗掉到了65Ω，加了一段渐变线才搞定。
2.3 抖动——高速信号的隐形刺客
抖动分两大类：随机抖动和确定性抖动。随机抖动来自热噪声，高斯分布，没法完全消除；确定性抖动有规律，比如码间干扰、周期性抖动。
USB 3.0的抖动容限很严格。我以前测过一个样机，眼宽只有0.4UI（标准要求至少0.5UI），查了三天，最后发现是板上DC-DC的开关频率耦合到了数据线上。把电源反馈回路改了一下，眼宽立马回到0.62UI。
避坑指南
我曾经因为layout工程师把差分对上的AC耦合电容并排放（01005封装），导致电容焊盘间产生0.5mm的额外到地寄生电容。眼图直接不达标。后来强制要求电容必须串在差分线上，且焊盘掏空所有参考层。
2.4 眼图闭合的本质
眼图闭合就是信号质量恶化的直接体现。为什么会闭合？三个原因叠加：幅度变矮（损耗）、时间变窄（抖动）、形状扭曲（反射/串扰）。
我习惯用“眼图三重门”来理解：
- 眼高门——反映信号幅度裕量，低于200 mV基本不可用
- 眼宽门——反映时序裕量，小于0.4UI就得改版
- 眼开度——综合指标，眼图中心菱形区域占比
2.5 USB 3.0特有的信道挑战
相比USB 2.0，USB 3.0跑到了5 Gbps，但信道环境更复杂：
- 线缆加连接器总长建议不超过3m（带Redriver可到5m）
- 必须使用SSTX/SSRX独立差分对，且Tx/Rx之间有隔离要求
- 信号预加重和去加重是标配，接收端还要做CTLE均衡
小技巧
看眼图之前，先看一眼时域反射（TDR）曲线。如果阻抗波动超过±10%，眼图基本不用测了——先改PCB。
最后，我把USB 3.0信号特性的核心逻辑画在一张图里，你对照着看会更清楚。
你看这张图，左边是信号本身的参数，中间是四个物理破坏因素，右边是信道环境约束。最终汇合到“眼图闭合”这个结果上。我在做调试时，习惯先从中间四大杀手入手，哪一项严重先解决哪一项。
2.6 总结几个马上能用的要点
最后，给你一份我平时检查信号质量问题时的检查清单：
- 差分对走线长度差≤5 mil（0.127 mm）——否则偏斜必然超
- 过孔落在差分对正中间，且反焊盘撑开——减少反射
- AC耦合电容焊盘不保留参考平面——降低寄生
- 预留CTLE调整焊盘——给接收端均衡留后路
什么时候该重做仿真？
当你发现眼图张开度低于0.5 UI，或者高频段（>2.5 GHz）插损超过-10 dB时。别纠结，重跑一次信道仿真花一天，比打样回来再改板省一周。
嗯，这一章就到这。理解了信号特性的底子，接下来你才能看懂眼图到底在说什么。