2. USB 3.0 物理层基础：差分信号、传输线、阻抗控制与端接
做信号完整性这行的人，心里都清楚一句话——物理层是一切的根基。USB 3.0 能跑到 5 Gbps，靠的不是协议多复杂，而是物理层把差分信号、传输线、阻抗匹配这些基本功做得足够扎实。我刚开始接触高速设计时，总以为只要时序对了就行，后来被眼图闭合狠狠教训过一次……嗯，从那以后每回画板子，我都会对着叠层和阻抗反复算几遍。
2.1 差分信号——为什么是它？
USB 3.0 的 SuperSpeed 通道用的是差分对，也就是两根线（D+ 和 D-）传一个信号。说白了，发射端在正极发 V+，负极发 V-，接收端取差值 Vdiff = V+ – V-。这个差值信号的摆幅通常只有 800 mV～1.2 V 左右，比单端信号小得多。
好处在哪？抗共模干扰。如果外部噪声同时耦合到两根线上，差值一减就把噪声抵消了。我记得有一年调试一个 USB 3.0 摄像头，地平面噪声很大，单端眼图根本睁不开，换差分测量后信号瞬间干净了——这就是差分的魅力。
另外，差分对的两根线必须严格等长，且靠得近。为什么？等长保证信号同时到达，靠得近保证共模回流的环路面积最小。你想想看，如果两根线一长一短，V+ 和 V- 的时序错开，眼图立马闭合。我在项目中碰到过这种问题，后来靠蛇形走线补等长才救回来。
2.2 传输线效应——高频下的“鬼影”
当信号频率到了 GHz 级别，PCB 上的走线就不再是“一根导线”了——它变成了传输线。传输线的核心物理量是特性阻抗 Z₀。如果走线的阻抗不连续，信号就会发生反射，造成振铃、过冲，甚至逻辑误判。USB 3.0 眼图测试里最常见的失败原因，就是传输线阻抗失配。
举个例子，我从前做过一个 USB 3.0 Hub 的兼容性测试，眼图在中间有个很明显的塌陷。查了半天，发现是板子上有一段换层过孔，过孔处的阻抗降到了 60 Ω 左右，而两端走线是 90 Ω 差分阻抗。这一突变产生的反射，刚好打在眼图中间。后来我在过孔周围做了非功能焊盘清除和反焊盘优化，阻抗回到 90 Ω，眼图立刻正常了。
影响特性阻抗的主要因素有这几个：
- 线宽（W）——越宽阻抗越低
- 介质厚度（H）——介质越厚，阻抗越高
- 介电常数（εr）——εr 越高，信号传播越慢，阻抗越低
- 铜箔厚度（T）——影响不大，但高速设计里也不能忽略
- 阻焊覆盖——阻焊会略微降低阻抗，差分对约降低 2～3 Ω
2.3 阻抗控制——PCB 设计的关键
USB 3.0 规范对差分阻抗要求很明确：SuperSpeed 差分对（SSP）目标阻抗是 90 Ω，允许偏差 ±15%（即 76.5 Ω～103.5 Ω）。实际工程中，我习惯定在 90 Ω ±10%，留点余量。下面是常用阻抗目标的汇总表：
| 信号类型 | 目标阻抗 | 允许范围 | 备注 |
|---|---|---|---|
| SuperSpeed 差分对（SSP） | 90 Ω（差分） | 76.5～103.5 Ω | 眼图测试时重点关注 |
| USB 2.0 D+/D- | 45 Ω（单端） | 40～50 Ω | 非差分，但需参考地平面 |
| 高速时钟/数据（通用） | 50 Ω（单端） | 45～55 Ω | 可用于参考时钟、SSTX/SSRX |
你可能会问，怎么在 PCB 软件里算阻抗？常用的工具有 Polar Si9000、Saturn PCB Toolkit。我个人的习惯是先根据板厂的叠层信息建好模型，再调整线宽和间距，把目标阻抗调到 90 Ω。别完全相信软件默认的介电常数——不同板厂的 FR4 材料 εr 差异很大，从 3.8 到 4.5 都有。下面是一个微带线差分阻抗的粗略计算公式（适合快速估算）：
Zdiff ≈ 2 × Z₀_single × (1 - 0.48 × e^(-0.96 × S/H))
其中：
Z₀_single = 87 / √(εr + 1.41) × ln(5.98 × H / (0.8 × W + T))
S = 线间距
H = 介质厚度
W = 线宽
T = 铜厚
当然，这只是估算。实际投产一定要让板厂出具阻抗测试报告，保证每批次的偏差在控制范围内。
2.4 端接技术——把反射“吃掉”
即使阻抗控制得很好，如果收发端没有正确的端接，反射仍然存在。USB 3.0 的物理层使用 源端串联端接 和 接收端并联端接 的组合方案。
具体来说：
- 发射端（TX）：在片内（die 附近）串联一个电阻 R₀，通常是 40～50 Ω，使得源端输出阻抗与传输线特性阻抗匹配。这样从发射端看出去的反射被吸收掉了。
- 接收端（RX）：在片内并联一个电阻到地，或通过 AC 耦合电容再接地（AC 端接）。USB 3.0 规范中 RX 的差分输入阻抗要求是 90 Ω ± 15%，通常靠芯片内部的接收均衡电路配合并联电阻实现。
我遇到过这么一个案例：一块板子的 SSRX 眼图总是不达标，量下来发现接收端片内端接电阻只做了 70 Ω，与 90 Ω 走线完全不匹配。反射系数的模值达到了 (90-70)/(90+70) ≈ 12.5%，回波损耗直接超了规范。后来跟芯片厂商沟通，换了一版固件，把内部端接校准到 90 Ω，问题才解决。
2.5 知识体系一览
下面这张图梳理了本章的核心逻辑，从差分信号出发，经过传输线理论，落到阻抗控制和端接设计上。你把它当作一个检查清单，做 USB 3.0 板子的时候对照着走一遍，基本不会漏掉关键点。
这张图里，差分信号是起点，传输线理论解释“为什么”，阻抗控制是“怎么做”，端接技术是“最后的保障”。你做 USB 3.0 设计时，每走完一段，都可以回来看看自己漏了哪一步。这不是什么高深理论，就是我踩坑踩出来的实用经验，希望对你有帮助。