CTLE 电路结构：常见拓扑（源极退化差分对等）
聊 CTLE 的增益和截止频率调整，绕不开电路结构。我入行那会儿，前辈扔给我一句话：「CTLE 好不好，看退化做没做到位。」后来自己跑过十几个 SerDes 项目，才发现这句话真没错。
最常见的拓扑就是 源极退化差分对。它结构简单，却能同时调增益和带宽，特别适合串行链路的信道均衡。
源极退化差分对的基本原理
先看一个常规差分对。如果你在源极之间并联一个阻抗 Zdeg，就构成了退化结构。
核心思路是：退化阻抗在高频和低频表现出不同的阻抗值，从而改变差分对的跨导，形成高通特性。低频时退化阻抗较小，负反馈强，增益压低；高频时退化阻抗变大（比如寄生电容短路），负反馈弱，增益恢复。这不就是我们要的均衡效果吗？
关键公式（你们应该熟）：
Av ≈ gm × RL / (1 + gm × Zdeg)
直流增益由 Zdeg 主导，高频增益逼近 gmRL。
我以前在 28Gbps 项目里，信道损耗接近 20dB，源极退化差分对配了一个可调电阻阵列，愣是把眼图从闭合状态拉到了开眼角。嗯，那种感觉——爽。
常见退化拓扑对比
实际电路中，退化元件可以用电阻、MOS 管、电容，或者它们的组合。我按常用程度排个表：
| 退化类型 | 实现方式 | 高频滚降特性 | 可调性 | 噪声 |
|---|---|---|---|---|
| 纯电阻 | 两个源极之间接 Rdeg | 平坦 | 差（需开关阵列） | 低 |
| MOS 管（线性区） | 栅压控制退化电阻 | 平坦 | 好（连续可调） | 中等 |
| RC 并联 | Rdeg // Cdeg | 高频增益提升 | 中等（调 R 或 C） | 中等 |
| 源极跟随器反馈 | 交叉耦合对 + 退化 | 陡峭 | 复杂 | 较高 |
我个人习惯：如果信道损耗曲线比较平缓，用纯电阻或 MOS 退化；如果损耗在高频急剧增加，RC 并联更合适。你想想看，RC 退化其实在低频和高频之间插了一个零点，能灵活调整 peak 的位置。
源极退化差分对的几种变体
1. 电阻退化
最直接。源极之间接一个多晶硅电阻或阱电阻。我建议在 10Gbps 以下用这个，噪声小，线性度好。缺点是——一旦流片回来，电阻值就固定了，只能靠外部 bias 微调。
2. MOS 管退化（三极管区）
用一个工作在深线性区的 NMOS 代替电阻。调节栅压就能改变退化阻抗，实现增益连续可调。这是个好办法，但要注意：MOS 管的寄生电容会引入额外零点，搞得高频响应不好控。我踩过这个坑——有一次调着调着眼图突然变差，查了半天才发现是 MOS 管的 Cgd 和 Cgs 在高频形成了前馈路径……后来加了一个 dummy 管抵消才搞定。
3. RC 并联退化
在退化电阻上并联一个电容。低频时电容开路，高频时电容短路，自然形成零点。零点的频率取决于 1/(RC)。这种结构可以很干净地抬高高频增益，而且不需要额外 bias 电流。记得我第一版 56Gbps CTLE 就是靠这个把 3dB 带宽从 12GHz 推到了 28GHz。缺点是电容面积大，而且工艺角下零点偏移严重。
4. 有源退化（交叉耦合对）
用交叉耦合的 MOS 对提供负电阻，抵消部分退化阻抗，达到 boost 效果。这种方法能实现很高的 peaking，但稳定性堪忧。我做项目时几乎不用，除非信道损耗实在太大，没办法才上。
小窍门： 如果你发现纯 RC 退化 boost 量不够，可以尝试在电容支路串联一个小电阻，形成 R1Cdeg 串联 + R2 并联的复合结构，这样零点频率和 boost 量能独立调节。
其他常见拓扑简述
除了源极退化差分对，CTLE 还有几种主流结构：
- RC 源极退化全差分对： 上面讲过了，最常用。
- 有源电感负载： 在负载端用并联串联谐振网络，提供 peaking。优势是面积小，但噪声偏大。
- 共栅-共源级联架构： 用于更高频率（>56Gbps），用共栅管隔离输入寄生，带宽更高。
- 可调电容阵列退化： 用开关电容替代固定电容，配合数字控制环路，适应不同信道。这个我在 112Gbps SerDes 里见过，但功耗和面积都不小。
不管选哪种，最核心的权衡就是：boost 增益 vs 噪声 vs 线性度 vs 面积。我通常先根据信道 S21 曲线确定需要的 peaking 形状，再用仿真工具扫一遍退化类型，最后决定。
注意： 源极退化差分对的共模反馈必须单独处理。很多人只关注差模增益，结果共模电压漂到天上去。我曾经在 tapeout 前发现 Vout,cm 跑到了 1.2V 而电源才 1.0V——直接改版。所以，一定加一个高速共模反馈环路，带宽至少是数据率的一半。
本章核心拓扑图
下面这张图汇总了源极退化差分对的基本结构，以及退化元件的常见组合方式。我把不同退化元件用颜色区分开，方便对照。
看到没，退化元件框里我标了四种常见选择。实际项目中，你可以把它们做成可切换的阵列，用数字码选择，或者用连续调谐的 MOS 管。我个人偏向用 MOS 管 + 固定电容的组合，既能连续调 R，又能保持零点稳定。
设计中的核心权衡
当你在调 CTLE 增益和截止频率时，脑子里得一直挂着这几个 trade-off：
- boost 量 vs 噪声： 退化越大，低频增益压得越低，boost 量（高频/低频增益比）越大，但噪声也越大。我一般把噪声余量控制在 20% 以内。
- 带宽 vs 功耗： 提高带宽需要增大尾电流或减小负载电阻，都会让功耗增加。12Gbps 以下还好，超过 28Gbps 就开始心疼功耗了。
- 调谐范围 vs 线性度： MOS 管做退化，栅压调得越宽，线性度越差。我曾遇到过一版 CTLE，调增益时眼图没改善多少，但 THD 从 -40dB 飙到了 -25dB，链路直接报错。
- 面积 vs 性能： 电容退化面积大，特别是 MOM 电容，但性能干净。如果你对面积不敏感，就上电容；如果面积紧，用 MOS 管退化凑合。
调试建议： 开始仿真时先把退化元件设成理想 R 和 C，看能否达到目标均衡效果。确认后才换成实际器件，免得被非理想因素忽悠。我以前直接上真实模型，结果零点偏移 30%，浪费了两周时间去查为什么仿真结果和理想模型对不上。
好了，源极退化差分对的结构和变体就说到这。下回聊具体怎么调增益和截止频率时，你就会明白为什么拓扑选择是第一关。