1、Retimer基础概论
大家好，我是这堂课的讲师。做了十几年高速串行链路设计，老实说，最早我也觉得Retimer就是个简单的“中继器”，直到被几个项目坑过之后，才真正理解它绝不是一颗普通的芯片。今天咱们就从最基础的开始聊——Retimer到底是什么、它凭什么能在数据中心和5G前传里挑大梁。
1.1 高速串行链路面临的挑战
先想想看，一根铜线或者PCB走线，要传25Gbps甚至112Gbps的信号。信号从发送端出发，经过过孔、连接器、背板，到接收端时早就面目全非了。为什么？
- 高频损耗：介质和导体的趋肤效应，让信号的高频分量衰减到几乎看不见。
- 反射与串扰：阻抗不连续、临近走线耦合，产生回波和干扰。
- 抖动积累：时钟噪声、电源噪声、ISI（码间串扰）都会让眼图闭合。
- 直流偏置漂移：AC耦合电容下的基线漂移，让判决器误判。
我曾经调试过一个10Gbps的背板链路，眼图完全闭合，示波器上就是一团毛。当时试了各种预加重和均衡，都没用。后来才发现是连接器的回损太大，加上发送端PLL的随机抖动叠加导致CDR根本无法锁定。嗯，这里要注意：单纯的均衡只能补偿幅度，无法恢复时钟。这就是Retimer登场的原因。
1.2 Retimer的核心作用
Retimer本质上是一个“重定时”器件。它接收衰减和抖动的信号，先进行均衡，然后用内部的CDR从数据中恢复出干净的时钟，再用这个时钟重新采样数据并驱动出去。结果就是输出一个几乎全新的、低抖动的信号。
用我自己的话说，Retimer就像给信号做了一次“人工呼吸”：把快咽气的波形拉回来，再打上强心针——干净的时钟。
Retimer的三个核心动作：
- 均衡（EQ）——补偿信道损耗，打开眼图。
- 时钟数据恢复（CDR）——从数据边沿提取时钟，并锁定相位。
- 重新发送（Re-drive）——用恢复的时钟重新采样，输出标准幅度的差分信号。
注意Retimer和Repeater（中继器）的区别：Repeater只做信号放大，不恢复时钟，因此它无法消除抖动，甚至会把下游的抖动也放大。而Retimer因为重新生成了时钟，输出信号的抖动完全由内部PLL的噪声决定，与输入无关。这一点在实际项目中至关重要。
1.3 CDR与PLL的基本定义
很多人把CDR和PLL混为一谈，其实它们各自扮演完全不同的角色。我画一个简单的比喻：
- PLL（锁相环）：好比一个“时钟DIY工具箱”。它用外部参考晶振（比如156.25MHz）合成出一个高频本地时钟。你给它一个参考，它就能调出任意频率的干净时钟。
- CDR（时钟数据恢复）：它是一个“时钟偷窃器”。它没有外部参考时钟（或只有低频参考），必须从随机跳变的数据流里“偷”出时钟边缘，再锁定相位。
说白了，PLL是“有源可控”，CDR是“无源盲锁”。
| 特性 | PLL | CDR |
|---|---|---|
| 参考输入 | 独立参考时钟 | 数据信号（隐含时钟） |
| 锁定过程 | 频率捕获+相位锁定 | 边沿检测+相位跟踪 |
| 输出 | 固定频率时钟 | 与数据同步的时钟+恢复数据 |
| 典型噪声 | 参考噪声、VCO相位噪声 | 数据抖动、VCO噪声 |
| 应用 | 频率合成、时钟生成 | SerDes接收端、Retimer |
实际芯片中，Retimer会把PLL先锁定到一个稳定频率（例如25.78125 Gbps对应的参考时钟），然后CDR在这个频率附近进行相位跟踪。我记得有次调试28Gbps的Retimer，发现CDR锁定时有瞬态失锁，后来发现是PLL的环路带宽和CDR的环路带宽没有匹配好——PLL太慢跟不上数据中的低频抖动，而CDR又太快导致过冲。这是一个很常见的坑。
避坑指南：我曾经在5G前传的25Gbps光模块设计中，误以为只要PLL锁定频率就能正常工作，结果实测发现CDR无法锁定到PRBS31码型。原因是数据中存在超过8个连续相同位（CJPAT测试码型），导致CDR的相位检测器丢失边沿信息。后来通过调整CDR的丢失锁定阈值和参考时钟切换策略才解决。切记：CDR对数据 pattern 的依赖性比你想象的高。
1.4 典型应用场景
Retimer最常出现在两个地方：数据中心和5G前传。下面分别说说。
- 数据中心：服务器到交换机、交换机到交换机之间的高速链路。比如400G/800G光模块背后的电接口，PCIe 5.0/6.0的重定时器。这里主要解决长距离背板（30-40英寸）和连接器带来的损耗与抖动。我见过一个大型交换机项目，因为使用了低成本的PCB板材，28Gbps链路眼高才150mV（标准要求>200mV），加了一颗Retimer后直接拉升到400mV以上。
- 5G前传：AAU（有源天线单元）与DU（分布单元）之间的25Gbps/50Gbps CPRI或eCPRI链路。光纤距离通常10-20公里，但中间会有各种ODN（光分配网络）器件，比如波分复用器和光衰减器。Retimer通常放在光模块内部（Gold box）或基带板上，补偿光模块驱动器本身的抖动和码型效应。
小提示：数据中心场景优先关注通道损耗补偿能力，比如CTLE增益和DFE抽头系数；5G前传场景优先关注抗连续相同位（Run Length）性能和低延迟（因为CPRI要求的端到端时延极严格）。选型时一定要区分对待。
1.5 Retimer在高速链路中的位置与核心模块
上图可以帮助大家直观理解Retimer在整个链路中扮演的角色。发送端的信号经过信道衰减后，进入Retimer。Retimer内部先做均衡（EQ），把眼图打开；然后用CDR从数据中恢复时钟；CDR内部的PLL提供稳定的频率参考，保证即使在长串连续相同位时也不会失锁。最终输出的信号干净、低抖动，接收端可以轻松捕获。
我个人建议初学者从这张图开始，先建立一个“信号流+模块功能”的全局认知。后续章节我们再一步步深入CDR和PLL的电路实现、环路参数调整、以及具体的调试工具和方法。
本章要点速记：
- Retimer = 均衡 + CDR + 重驱动，核心是恢复时钟。
- CDR从数据中提取时钟，PLL生成稳定的本地时钟。
- 数据中心看重损耗补偿能力，5G前传看重低延迟和抗长连续相同位。
- 选型时务必区分场景，否则后期调试会让你怀疑人生。
好，这一节就到这儿。第一印象有了，后面咱们就来解剖CDR和PLL的每一块肌肉。