1. PCIe概述：从PCI到PCIe，一条高速总线的进化史
大家好。我是做PCIE调试的硬件工程师，差不多有十年了。今天这课咱们聊聊PCIe总线最基本的东西——它是什么，怎么来的，用在哪些地方。你可能会觉得概述都是废话，但说实话，我见过太多工程师参数表背得滚瓜烂熟，可一问链路拓扑怎么搭，就懵了。嗯，基础啊，还是要打牢。
1.1 什么是PCIe总线？
PCIe，全称Peripheral Component Interconnect Express，中文叫“快速外设互连”。说白了，就是电脑里连接CPU和显卡、硬盘、网卡这些外设的高速通道。
我常跟新人打个比方：PCIe相当于一条多车道的高速公路。车道数（lane）越多，带宽越大。每一条lane由两对差分信号线组成——一对发送，一对接收。数据就在这上面双向跑。
关键特性你得记住：
- 点对点串行连接——不是以前PCI那种共享总线，每个设备独占链路。
- 差分信号——抗干扰强，速率能上很高。
- 可扩展lane数——x1、x4、x8、x16，根据需要组合。
- 热插拔支持——当然，要看具体硬件设计。
- 分层协议架构——事务层、数据链路层、物理层，各干各的活。
记得我刚入行时，有个项目用PCIe Gen2 x1去接采集卡，结果总是丢包。查了好久才发现是物理层预加重没调好。那时候才真正意识到：PCIe看起来简单，深挖下去全是坑。
1.2 PCIe发展历史
PCIe取代的是从1992年就开始用的PCI并行总线。PCI玩到后来带宽实在不够了，显卡、千兆网卡都跑不动。大家需要一条更快的路。
2003年，PCI-SIG推出了PCIe 1.0，单条lane速率2.5 GT/s（每秒25亿次传输），编码方式8b/10b，有效带宽约2 Gbps。听起来不高，但比PCI快多了。
往后每隔几年升级一代：
| 代际 | 发布年份 | 单lane速率 | 编码方式 | x16双向带宽 |
|---|---|---|---|---|
| PCIe 1.0 | 2003 | 2.5 GT/s | 8b/10b | 约8 GB/s |
| PCIe 2.0 | 2007 | 5 GT/s | 8b/10b | 约16 GB/s |
| PCIe 3.0 | 2010 | 8 GT/s | 128b/130b | 约32 GB/s |
| PCIe 4.0 | 2017 | 16 GT/s | 128b/130b | 约64 GB/s |
| PCIe 5.0 | 2019 | 32 GT/s | 128b/130b | 约128 GB/s |
| PCIe 6.0 | 2022 | 64 GT/s | PAM4+FLR | 约256 GB/s |
1.3 PCIe应用场景
现在PCIe几乎无处不在了。你打开电脑，从CPU直连的显卡、NVMe固态硬盘、Wi-Fi网卡，全是PCIe。看看主流应用：
- 消费电子：台式机、笔记本、游戏主机。显卡非PCIe莫属，NVMe SSD也是PCIe通道。
- 数据中心服务器：GPU加速卡、智能网卡、NVMe阵列、FPGA加速器。这些设备动不动就x16 Gen5甚至Gen6，带宽需求极大。
- 嵌入式与工业：PXIe/CPCIe测试系统、工控机、医疗影像采集卡。往往要求低延迟和确定性传输。
- 汽车电子：ADAS域控里面用PCIe连接摄像头、雷达处理芯片。注意车载需要扩展温度范围和可靠性。
- 有线无线通信：5G基站里的基带加速卡、核心网转发设备，很多也是PCIe接口。
你想想看，现在一块显卡的带宽需求远超100 GB/s，没有PCIe根本撑不起来。我之前调过一台服务器，八块GPU全部通过PCIe Switch互联，拓扑设计出了问题，导致GPU之间通信延迟奇高。查了两周才定位到是Root Port到Switch的lane分配不均。
1.4 PCIe体系结构要点
PCIe采用树形或层次拓扑。简单说，就是一个Root Complex（根复合体，通常集成在CPU里）连出一个或多个Root Port，每个Root Port可以接一个Endpoint（终端设备），或者接一个Switch（交换器）去扩展更多端口。
协议层分为三层，从下往上：
- 物理层（Physical Layer，PHY）——负责电气信号、时钟恢复、lane协商、加扰/解扰、8b/10b或128b/130b编解码。咱们调试均衡（EQ）主要就在这层折腾。
- 数据链路层（Data Link Layer，DLL）——负责链路管理、数据包封装、CRC校验、TLP重传（ACK/NAK机制）。保证数据可靠传输。
- 事务层（Transaction Layer，TL）——处理来自软件或设备核心的事务请求，如Memory Read/Write、I/O读写、配置读写、消息等。组装成TLP（事务层包）向下传。
这三层的关系，我画个图帮你理解：
图1：PCIe分层协议架构。可以看到均衡是物理层的活，但影响整个链路的稳定性。
1.5 为什么调试均衡这么重要？
你想想，PCIe信号跑在GHz级别，PCB上走线几英寸就衰减好几dB。如果不做均衡（Equalization，EQ），接收端根本恢复不出正确的数据。
PCIe从Gen3开始强制要求接收端进行自适应均衡，Gen4、Gen5更复杂。说白了，均衡就是发端预加重、收端CTLE+DFE，把信号眼图打开。
我调过的板子中，至少有三分之一的问题出在均衡没配好。要么链路训练失败，要么掉速率，要么跑着跑着出现误码。所以本课程后面会手把手带大家看各种均衡调试案例。