4、常见原因概述：增益过高、输入信号幅度过大、偏置失调
CTLE 饱和，说白了就是均衡器内部的放大器被“推过头”了。我这些年排查过无数次这类问题，到头来发现，绝大多数情况都逃不出三个老熟人——增益设得太高、输入信号本身太大、偏置电压没调对。今天咱们就把这三个原因逐个拎出来聊聊。
4.1 增益过高——最常见，也最容易犯
我个人习惯先看增益。为什么呢？因为很多工程师设计时喜欢“多留余量”，均衡增益直接往最大值怼。你想想看，CTLE 的本质是做高频补偿，但它的输出摆幅是有限的。增益一高，信号稍微带点低频分量，直接就把输出级推到电源轨上了。
我在项目中遇到过一款 28Gbps 的 SerDes，眼图测出来总有个“豁口”。翻来覆去调了很久，最后发现 CTLE 的增益比手册推荐值高了 6 dB。降下来之后，眼图立马干净了。说白了，增益不是越大越好，够用就行。
排查时，我建议先把增益降到标称值的一半，看饱和现象是否消失。如果消失了，那基本就是增益的锅。
4.2 输入信号幅度过大——来自上游的“大嗓门”
第二个原因，输入信号本身幅度就超了。这听起来像废话，但实际中很容易被忽略。很多芯片的 CTLE 输入线性范围可能只有 400 mVpp 甚至更小。如果前面的驱动器输出摆幅是 800 mVpp，哪怕增益为 0 dB，CTLE 内部的第一级放大器也会饱和。
我曾经遇到一个案例：客户抱怨接收端的眼图完全闭合，但链路损耗明明很小。我一测输入端的幅度，好家伙，直接 1.2 Vpp。那个 CTLE 的输入线性范围只有 500 mVpp。后来让客户在前端加了一级衰减器，问题马上解决。嗯，这个坑其实挺常见的——大家总盯着均衡器调，忘了看看进来的是什么信号。
| 信号幅度 | CTLE 输入范围 | 是否饱和？ |
|---|---|---|
| 400 mVpp | 500 mVpp | 否 |
| 800 mVpp | 500 mVpp | 是（无论增益多少） |
| 600 mVpp | 500 mVpp，增益 6 dB | 是（增益放大了信号） |
排查方法很简单：用示波器直接测 CTLE 输入端的差分摆幅。如果超过数据手册规定的线性范围，就说明问题出在上游，不是 CTLE 本身。
4.3 偏置失调——隐藏的“慢性毒药”
第三个原因，是偏置失调。这个相对隐蔽，因为失调电压本身不大，但它会改变 CTLE 的工作点。你想啊，CTLE 内部的差分对需要偏置在合适的共模电平。一旦偏置偏离，输入级的尾电流源可能进入线性区，增益暴跌，同时输出共模漂移，直接把后级拉到饱和。
我记得有一次调试 56Gbps PAM4 链路，眼图总是上下不对称。我把增益和输入幅度都查了，没问题。后来仔细量了 CTLE 的共模输入电压，发现比设计值偏了 80 mV。查了一圈，是前面 CML 驱动器的输出共模和 CTLE 要求的共模不匹配。加上一级电平移位后，饱和消失了。偏置失调的问题，很多时候是系统级对接导致的，而不是单芯片的错。
三者关系：一图看懂
这三个原因有时候会同时出现，相互叠加。下面这个图是我按自己的理解画的，方便大家在排查时对号入座。
快速对比表
为了节省大家现场翻文档的时间，我把三个原因的核心特征和排查方法整理成表。大家可以截个图存手机里。
| 原因 | 典型表现 | 快速排查方法 | 修复方向 |
|---|---|---|---|
| 增益过高 | 眼图上下平顶，高频成分正常 | 降低增益 3~6 dB 看是否恢复 | 按链路预算重算最优增益 |
| 输入幅度过大 | 眼图严重削波，BER 急剧恶化 | 示波器测 CTLE 输入端差分摆幅 | 前级加衰减或减小驱动摆幅 |
| 偏置失调 | 眼图不对称，轻微削波，BER 缓慢恶化 | 测共模电压，对比设计值 | 调整电平移位或修调共模 |
当然，这三个原因有时会串在一起。比如增益设得高，输入幅度也大，偏置再偏一点……那就成了“饱和三重奏”。遇到这种情况，我的建议是逐个隔离：先固定增益为 0 dB 看输入幅度；再固定正常输入幅度调增益；最后检查偏置。一步一动，别急。