PCIe 链路状态机：L0、L0s、L1、L2/L3 状态定义与转换条件
好，咱们直接切入正题。PCIe 链路状态机，说白了就是物理层那几个“睡多深”的模式。做 ASPM 测试，你如果不懂这几个状态怎么切，那测试脚本基本就是瞎跑。我刚开始接触 PCIe 验证时，也没太在意这些细节，直到有一次板卡在 L1 进不去，整条链路功耗死活降不下来——嗯，那次加班到半夜查逻辑分析仪波形，才把问题定位清楚。
链路状态总共分四种：L0（全速干活）、L0s（快速眯一眼）、L1（深度小憩）、L2/L3（几乎关机）。每个状态的功耗、恢复延迟、入口条件都不一样。我们先逐个看。
L0 状态——正常工作
这是链路唯一能传数据的阶段。所有通道都处于电气空闲（EI）之外，Tx/Rx 都在跑。我做测试时，80% 的时间都耗在 L0 下打流量。这个状态没啥好讲的，重点是通过 L0 看 BER 和眼图。
L0s 状态——快速退出省电
L0s 是 ASPM 的第一个节能档。当某个方向（上行或下行）一段时间没流量，链路可以单方向进入 L0s。另一个方向还能正常传数据。为什么搞这么复杂？因为 PCIe 是全双工，你想想看，接收端闲着，发送端可能还在发。
我个人的习惯： 在测试 L0s 时，一定要分开测上行和下行的入口/出口。很多芯片只实现了单向 L0s，或者不对称退出延迟，这会导致对端时间窗口错位。
L0s 的退出延迟非常短，通常几十 ns。这也是它名字里带 “s” 的原因——standby。入口条件是：链路空闲超过 L0s_Threshold 时间（由软件配置）。出口条件是：收到任何有效数据或信号。
L1 状态——低功耗
L1 比 L0s 省电得多，但退出代价也大。链路进入 L1 后，时钟停止，TX 进入电气空闲，接收端也必须同步进入省电模式。恢复时间通常在几 μs 级别。这个状态是 ASPM 测试的核心：既要验证它能不能正常进入，又要验证退出后数据不丢、时序不崩。
我遇到过最坑的一个 case：某款 bridge 芯片在 L1 退出时，Tx 的 Electrical Idle 信号早了 2ns，导致对端 Rx 误判为链路断开。查了三天规格书，才发现 L1 出口的电气序列有严格时间窗口。所以，测 L1 一定要看示波器的 EI 和 Beacon 时序。
L2 / L3 状态——深度睡眠
L2（辅助电源维持）和 L3（主辅电源全断）是终极省电模式。进入 L2/L3 后，链路完全处于电气空闲，连时钟都不焊了。恢复的唯一方式是 WAKE# 信号或复位。这两个状态在笔记本电池供电场景下很常见，但做一致性测试时，大多数 lab 不会测 L3，因为需要切断电源再恢复，容易搞坏板卡。
警告： 千万不要在 L2/L3 状态下去读配置空间！我亲眼见一位同事用调试器去读 L3 下的 Vendor ID，结果总线直接挂了，连 JTAG 都连不上。L2/L3 状态下，配置空间是“睡死”的，必须先把链路拉回 L0 才能访问。
状态转换条件速查表
为了方便你们做测试用例设计，我整理了一张表。注意，表中只列了最典型的转换条件，省略了软件干预（如 PM_Enter_L1 等）的细节。
| 转换路径 | 触发条件 | 延迟量级 | 功耗影响 |
|---|---|---|---|
| L0 → L0s | 链路空闲 ≥ L0s_Threshold | ~数十 ns | 降低 Tx 功耗 |
| L0s → L0 | 收到任何有效数据 | ~数 ns | 恢复峰值功耗 |
| L0 → L1 | 链路空闲超时或软件请求 | ~数 μs | 大幅降低 (时钟关) |
| L1 → L0 | 收到 TS1/TS2 或 Beacon 信号 | ~几 μs | 恢复峰值功耗 |
| L0 → L2 | 软件写 PMCSR，且链路空闲 | ~几十 μs | 仅维持 Vaux |
| L2 → L3 | 软件关闭主电源 | 无固定值 | 几乎为零 |
| L2/L3 → L0 | WAKE# 或 PERST# 复位 | >1 ms | 需重 Link Training |
常见避坑指南 (我踩过的雷)
- L0s 不能自动切换方向： 有些芯片在双向都空闲时只会进入单向 L0s，导致功耗优化不到位。我建议测试时分别发向上和向下的流量，再全部停止，看是否进入双向 L0s。
- L1 入口的
L1 PM Substates： 如果你碰到 L1 总是进不去，先检查 RC 和 EP 是否都支持L1 PM Substate，并且 Firmware 里把L1_Entry_Time设对。有一次我为了调这个参数，翻遍了 BSP 里的 PCIe 初始化函数。 - L2/L3 的
WAKE#时序： 按照规范，WAKE#脉冲宽度至少 100 μs。我见过一款 SSD 只用 50 μs，结果主机直接忽略，链路卡死。示波器抓一下就能抓到。
链路状态机转换图
下面这张 SVG 图总结了主要状态的流转关系。里面包含了 L0、L0s、L1、L2、L3 五状态，以及它们之间的控制信号或条件。图里我特意把 L2 和 L3 分开画，直观一些。注意，从 L2 到 L3 的转换通常由软件控制电源管理完成，而其他转换都基于硬件空闲检测或 ASPM 定时器。
测试工程师的忠告： 如果你手头有逻辑分析仪或者协议分析器，建议在测状态转换时同时捕获 LTSSM 的 states 信号。很多测试失败是因为分析器采样率不够，导致 L0s 退出的快速事件被漏掉。我习惯把采样深度设到 64MB，就能把整个转换过程抓全。
好了，链路状态机的底子都在这儿了。你们做 ASPM 测试时，L0s 和 L1 是重灾区——尤其是 L1 的入口/出口窗口。我建议把每个转换条件拆成独立测试用例，比如：“L0进入L1后保持100ms，再发送流量，看链路能否正常恢复到L0”。下一组测试就该拿这个列表去跑一致性测试项了。