首页
›
高速接口与互连
›
002-PCIe Gen4信号完整性验证
›
《PCIe Gen4通道损耗与抖动测试》
VIP20
本课程属于:002-PCIe Gen4信号完整性验证
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
PCIe Gen4通道损耗与抖动测试
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导论
Gen4通道损耗与抖动分解概述 · 课程目标与预备知识
课程导论
Gen4
02
PCIe Gen4物理层基础
数据速率16GT/s · 128b/130b编码 · 参考时钟拓扑
PCIe
Gen4
03
通道损耗基础
插入损耗(IL)与回波损耗(RL)定… · S参数测量原理
通道损耗基础
IL
04
损耗影响因素
PCB走线铜损与介电损耗 · 过孔残桩 · 连接器阻抗突变
损耗影响因素
PCB
05
损耗预算与规范
PCIe Gen4通道IL最大-3.… · RL要求 · CEM规范
损耗预算
规范
06
抖动基本概念
时间间隔误差(TIE) · 周期抖动 · 随机抖动(RJ)与确定性抖动(DJ)
抖动基本概念
TIE
07
抖动分类详解
SJ · DDJ · BUJ
抖动分类详解
SJ
08
抖动分解方法概览
双狄拉克法 · 频谱分析法 · Q-scale法
抖动分解方法概览
双狄拉克法
09
双狄拉克法实战
分离RJ与DJ · 提取抖动尾部分量 · 计算眼图闭合
双狄拉克法实战
RJ
10
抖动频谱分析
使用示波器/频谱仪FFT实现抖动谱分… · 识别周期抖动
抖动频谱分析
FFT
11
串扰引起的抖动(XCJ)
NEXT与FEXT的抖动耦合机制 · 差分串扰建模
XCJ
串扰引起的抖动
12
码间干扰(ISI)与数据相关抖动(DDJ)
信道冲激响应与DDJ的关联
ISI
DDJ
13
抖动传递函数(JTF)与抖动容限
Gen4规范对抖动传递的要求
JTF
抖动传递函数
14
眼图分析
眼高 · 眼宽 · 抖动幅度
眼图分析
眼高
15
误码率(BER)浴盆曲线
从BER反推抖动预算 · 如何设定裕量
BER
误码率
16
仿真工具入门
ADS/HyperLynx/Sigr…
仿真工具入门
ADS/HyperLyn…
17
通道建模与S参数提取
叠层参数 · 铜箔粗糙度 · 过孔3D模型创建
通道建模
S参数提取
18
损耗与抖动联合仿真
将S参数导入时域仿真 · 生成眼图与抖动分布
损耗
抖动联合仿真
19
信号均衡技术
CTLE高频补偿原理 · 增益设置与带宽选择
信号均衡技术
CTLE
20
DFE与FFE
判决反馈均衡与时域均衡对抖动改善的作…
DFE
FFE
21
均衡后抖动分解
CTLE/DFE对RJ · DJ的不同影响 · 残余抖动评估
均衡后抖动分解
CTLE/DFE
22
PCIe Gen4参考通道模型
CEM参考通道参数 · 用于合规性检查
PCIe
Gen4
23
实战案例
背板通道损耗超标 · 通过优化过孔反焊盘改善IL
实战案例
背板通道损耗超标
24
实战案例
过孔残桩引起谐振 · 添加背钻孔消除损耗尖峰与抖动
实战案例
过孔残桩引起谐振
25
实战案例
连接器阻抗不连续导致RL超标 · 调整端接改善
实战案例
RL
26
实测方法
VNA测量S参数 · 示波器测量眼图与抖动 · 校准注意事项
实测方法
VNA
27
抖动分解软件实操
Keysight D9020 / T…
抖动分解软件实操
Keysight
28
损耗与抖动合规性检查
对照PCIe Gen4规范逐项验证方…
损耗
抖动合规性检查
29
高级话题
双狄拉克法的局限性 · 多模抖动分解的挑战
高级话题
双狄拉克法的局限…
30
课程总结与工程建议
记录模板 · 走向Gen5/Gen6的技术演进
课程总结
工程建议
所属VIP或分类
同VIP:Gen4与Gen5差异深度解析及PAM4挑战
同VIP:Gen4链路训练异常排查与解决
同VIP:IBIS-AMI模型建立与通道仿真案例