电气层测试基础：差分信号、电压摆幅、去加重、预加重
这一章咱们聊点实在的。PCIe Gen4 跑到 16 GT/s，信号在板子上飞，稍不留神眼图就闭了。电气层测试看似是物理层的事，但你要做合规测试，不理解这几个基础概念，测试报告都没法看。
说白了，差分信号、电压摆幅、预加重、去加重，这四个词决定了你的链路能不能稳定协商到 Gen4。我最早接触这些概念时觉得抽象，后来在实验室里盯着示波器调眼图，才真正明白它们的分量。
1. 差分信号——为什么是标配？
PCIe 用差分信号，不是因为它时髦，而是因为抗共模噪声真的强。你想想看，一根线传数据，另一根线传它的反相版本，两根线紧紧耦合在一起。外界干扰来了，两根线上同时冒出相同的噪声，一相减，噪声自己抵消了。
我在项目中遇到过一件事：一块 Gen3 的板卡，单端信号方案怎么都过不了 EMI 测试，换成差分后一次搞定。差分信号对共模噪声的抑制能力，实测下来至少比单端高 20 dB，这可不是吹的。
关键指标：差分摆幅 VTX-DIFF-PP 是测试重点，Gen4 规范要求 0.4 V ~ 1.2 V（典型值 0.8 V）。差分电压太低，接收端可能无法正确判决；太高，功耗和 EMI 都受不了。
测量差分信号时记得用真差分探头，或者用两个单端探头搭配示波器的数学运算通道。我习惯直接上 3.5 mm 同轴电缆 + 差分 SMA 夹具，直流偏置和共模电压一目了然。
2. 电压摆幅——不是越大越好
电压摆幅直接关联信噪比。摆幅大，信号能量强，抗噪好——但功耗和电磁干扰也上去了。PCIe Gen4 的发送端差分电压摆幅（VTX-DIFF-PP）范围从 0.4 V 到 1.2 V，默认是 0.8 V。
测试时注意：设备协商到 Gen4 后，发送端会按照 Equalization 阶段确定下来的摆幅工作。有些 PCIe 设备为了省电，把摆幅压到 0.6 V 以下，结果链路 margin 就危险了。我曾经碰到一个 SSD，摆幅只有 0.55 V，室温下跑得好好的，一进温箱到 85°C 就疯狂重训练。
| 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|
| VTX-DIFF-PP (Gen4) | 0.4 | 0.8 | 1.2 | V |
| VTX-DC-CM (共模) | 0 | 0.35 | 0.6 | V |
注意：摆幅和共模电压不能单独看。共模电压偏离中心值太多，会导致接收端输入端偏置电流失衡，严重时可能触发接收端的 DC 失衡检测，直接 link down。测试时一定要两步一起抓。
3. 预加重与去加重——信号完整性的关键博弈
高频信号在 PCB 上传输，损耗随频率上升而加剧。16 GT/s 的 Nyquist 频率是 8 GHz，板级衰减可能超过 10 dB。这时候就得靠发射端/接收端的均衡技术来补偿。
PCIe 规范里，预加重和去加重其实是同一件事的两种叫法。底层原理：发送端对跳变比特（高频分量）给更高增益，对连续不变比特（低频分量）给较低增益。差别在于参考点定义：
- 预加重 (Pre-emphasis)： 增强跳变沿的幅度，保持稳态幅度不变。常用于早期的并行总线。
- 去加重 (De-emphasis)： 保持跳变沿幅度不变，降低稳态比特的幅度。这是 PCIe 正式采用的方式，Gen1/2/3 都沿用。
在 Gen4 里，规范不再用“去加重”这个旧词，而是改用 系数 (Coefficients)：C-1（前光标）、C0（主光标）、C+1（后光标）。测试时你需要让 DUT 输出规定的预设（Preset），每个预设对应一组系数组合。我最常测的是 Preset 7，三个系数分别是 0、1、0，代表无均衡的直通模式——这是验证平台基准的起点。
测试小窍门：如果 DUT 不支持所有 Preset，没关系。规范要求至少支持 Preset 0（P8）和 Preset 7（P4）。Preset 0 是去加重最重的那一档（C-1=0.2, C0=0.8, C+1=0），适合长链路。我测过一根 22 寸的长走线，不开均衡眼图根本睁不开，切换到 Preset 0 后 marging 就有了 15% 的提升。
4. 测试关注点与常见坑
- 发送端测试：必须用 CLB（Compliance Load Board）或专用测试夹具。我习惯在测试前先跑一遍电气参数扫描，确认摆幅、上升时间、抖动都落在规范窗内。
- 接收端测试：Gen4 开始要求注入受控抖动（SJ、RJ、SSC）来验证接收容限。这是一个单独的章节，这里先记住：差分幅度不能低于接收端灵敏度（典型 -16 dB）。
- 去加重系数验证：用示波器抓取 TSEQ 或 TS1 序言，然后通过数学 FFT 分析主光标和前后光标的比例。有些测试仪自动算好，但我建议手动核对一次。
我曾经踩过的坑：某次测试一块 Gen4 转接卡，眼图总是不达标。折腾了一天，最后发现是测试夹具的差分走线阻抗不是 100 Ω，而是 85 Ω。阻抗不匹配导致的反射把去加重效果全毁了。所以测试前务必用 TDR 确认夹具阻抗和线缆的插入损耗。
电气层这几个概念，理解不难，但测试中任何一个细节没到位，合规测试都会 fail。下面这张图把核心关系串起来，你可以当个快速参考。