1. PCIe 均衡化概念与必要性归纳总结

1.1 为什么PCIe要引入均衡化?

做高速串行总线设计的人都知道一件事:信号在传输过程中一定会变差。

我在好几年前第一次接触PCIe Gen3时,本以为从Gen2升级过来,只是速率翻倍这么简单。结果一上示波器,眼图完全闭合了。嗯,那时候我才真正意识到——6GT/s和8GT/s可不是换个PLL就能搞定的。

信号变差的原因,说白了就是两个:

  • 频率相关性损耗:PCB板材、过孔、连接器都会对高频分量产生衰减
  • 反射和串扰:阻抗不连续和临近信号的干扰

信道就像是个低通滤波器。高频分量损失得厉害,信号的上升沿被拉长了,位宽被扭曲了。你想想看,原来一个干净的脉冲,经过一米长的走线后,会变成什么样子?

核心问题:PCIe Gen3的速率为8GT/s,奈奎斯特频率达到4GHz。在这个频点上,普通FR4板材的损耗可能超过10dB。如果不做补偿,接收端根本无法正确恢复数据。

1.2 均衡化的本质——补偿与恢复

均衡化技术,本质上就是“反其道而行之”。

信道衰减了高频,我们就在发送端把高频部分预加重;信道拖慢了边沿,我们就在接收端用一个高通滤波器把它恢复回来。

我个人习惯把均衡化分成三步:

  1. 预测信道特性——知道信道衰减了多少
  2. 在发端做预强调——把高频分量抬起来
  3. 在收端做均衡——把残余的符号间干扰(ISI)抵消掉

我做过一个测试:同样的背板,没有均衡化时眼高只有150mV,打开均衡化后直接跳到400mV。差距就这么大。

1.3 PCIe均衡化机制简史

PCIe代次 速率 均衡化方式 备注
Gen1 2.5GT/s 无 靠接收端判决器本身就能扛住
Gen2 5GT/s 去加重(De-emphasis) 发送端固定-3.5dB或-6dB
Gen3 8GT/s CTS + 发送端均衡 + 接收端均衡 真正引入动态均衡协商
Gen4 16GT/s 同上,但均衡系数可调范围更大 更高的精度要求
Gen5/6 32GT/s+ 增加FFE/DFE阶数 复杂度持续上升

从这个表你能看出来,从Gen3开始才真正进入了“可调节的均衡化时代”。之前要么没有,要么是固定值。为什么?因为8GT/s是个门槛——超过了这个速率,信道效应已经不能靠硬扛了。

1.4 均衡化的三大组件

发送端均衡(TxEQ)

发送端均衡也叫预强调或去加重。基本思路是:你发出的信号,第一个比特提高幅度,后面的比特压低一些。

我在调试时遇到过这种情况:去加重系数设得太大会造成低频损失,导致信号整体幅度不够;设得太小又无法有效补偿信道。这就像调整音响的高音旋钮,你必须找到那个平衡点。

PCIe规范里定义了多个Preset,每个Preset对应一组发送系数组合。比如Preset 0是-6dB去加重,Preset 7是-3.5dB去加重。

小技巧:在实际调试中,我一般先从Preset 3或Preset 4开始试。这两个预设覆盖了大部分常见信道场景。盲目跳到极端Preset反而容易出问题。

接收端均衡(RxEQ)

接收端均衡主要靠连续时间线性均衡器(CTLE)。它是一个高通滤波器,补偿信道带来的低频增益过高或高频增益不足。

CTLE的关键参数有两个:

  • 直流增益——压低低频分量
  • 峰值频率——在哪一个频点提升增益

有些PCIe IP还会内置判决反馈均衡器(DFE)。DFE的阶数越高,抵消ISI的能力就越强。当然代价也不小,每一级DFE都意味着额外的功耗和面积。

CTS(系数协商训练)

CTS是PCIe Gen3/Gen4均衡化中最有意思的部分。它不是“一次性配置”,而是在链路训练过程中动态协商出来的。

具体流程是这样的:

  1. 发送端发出一组预定义的均衡序列
  2. 接收端测量眼图质量(眼高、眼宽)
  3. 接收端向上游请求新的发送系数
  4. 发送端调整后,重复步骤1-3
  5. 反复迭代直到达到最佳眼图

这个过程就像是两个人在打电话,一个人说:“你再说大声点,我这边听不清。”另一个人调高音量,再问:“现在清楚吗?”

1.5 均衡化的必要性——一句话总结

没有均衡化,PCIe Gen3以上根本无法建立稳定链接。

信道损耗是物理定律决定的,均衡化是唯一能绕过去的工程方法。

我碰到过一个案例:客户的设计在实验室环境下用短走线测试通过,但到了实际产品中,走线长度增加了20cm,链路死活不稳定。最后查出来是CTS训练时没有考虑到更长的信道,均衡系数不够。重新做了系数优化后问题解决。

所以,不管你是做硬件设计、信号完整性分析还是PCB Layout,都绕不开均衡化。理解它的原理和协商流程,是做好PCIe Gen3/Gen4设计的必修课。

避坑指南:我曾经吃过一个亏——只看了发送端均衡没管接收端CTLE的配置。结果发端系数调得再好,收端的CTLE增益不够,眼图还是打不开。要记住,均衡化是一个完整的收发改闭环,缺一不可。

1.6 本章知识结构速览

PCIe 均衡化知识结构 均衡化 (Equalization) 为什么需要均衡化 高频损耗 + ISI + 反射 三大组件 TxEQ + RxEQ + CTS 涉及代次 Gen3 / Gen4 / Gen5 发送端均衡 (TxEQ) 接收端均衡 (RxEQ) CTS 系数协商 预强调 / 去加重 CTLE + DFE 核心:TxEQ 预补偿 + RxEQ 恢复 + CTS 动态协商 = 链路稳定

这张图把均衡化的核心逻辑串起来了。我们从为什么需要均衡化出发,引出三大组件,再细化到具体的实现手段。后面的章节会逐一把这些技术细节拆开讲清楚。