配置空间头部结构：Type0与Type1头的差异
聊到PCIe配置空间，有个事你必须先搞清楚——Type0和Type1头部的区别。我记得刚接触PCIe时，对着Spec看了半天，心想这俩货不都是64字节的头部吗？怎么布局还不一样？
其实道理很简单：Type0头配的是Endpoint（终端设备），Type1头配的是Bridge（桥）。你想想看，一个网卡和一个PCIe Switch的Port，它们需要的配置信息能一样吗？肯定不一样。
为什么要有两种头部？
核心原因有两点：
- 功能定位不同：Endpoint只管自己，不需要知道下游还有啥设备。Bridge得管整个下游总线，必须记住下游总线的编号、有多少设备、它们需要多大的地址空间。
- 配置职责不同：Type0头的BAR（基址寄存器）把自己的地址空间告诉系统就好。Type1头除了自己的BAR，还得靠Primary/Secondary/Subordinate Bus Number来告诉系统“我下游这条总线管着哪些地址范围”。
嗯，这里要注意——配置空间的前16字节是通用的。不管是Type0还是Type1，Vendor ID、Device ID、Command、Status这些寄存器都在相同的位置。差异从偏移0x10的位置开始拉开。
如何区分Type0和Type1？
你可能会问，我咋知道当前配置空间是Type0还是Type1？
看Header Type寄存器（偏移0x0E，1字节）的bit 0就行：
- bit 0 = 0 → Type0头（Endpoint设备）
- bit 0 = 1 → Type1头（Bridge设备）
举个例子，如果你读到一个设备的Header Type = 0x00，它就是标准的Endpoint。如果是0x01，它是Bridge。我习惯在代码里用 (header_type & 0x01) 做判断，简单又可靠。
核心差异对比表
我把两者的关键差异整理成了一张表，你直接拿去看就行了：
| 偏移范围 | Type0（Endpoint） | Type1（Bridge） |
|---|---|---|
| 0x00 - 0x0F | 公用头部（Vendor ID, Device ID, Command, Status, Revision ID, Class Code, Header Type, BIST等） | 公用头部（完全一样） |
| 0x10 - 0x24 | 6个BAR（Base Address Register），每个32位 | 2个BAR，位置在0x10和0x14 |
| 0x18 | BAR2（第三个BAR） | Primary Bus Number |
| 0x19 | BAR2（续） | Secondary Bus Number |
| 0x1A | BAR2（续） | Subordinate Bus Number |
| 0x1B | BAR2（续） | Secondary Latency Timer |
| 0x1C | BAR3（第四个BAR） | I/O Base / I/O Limit |
| 0x20 | BAR4（第五个BAR） | Memory Base / Memory Limit |
| 0x24 | BAR5（第六个BAR） | Prefetchable Memory Base / Prefetchable Memory Limit |
| 0x2C | Subsystem Vendor ID, Subsystem ID | Subsystem Vendor ID, Subsystem ID |
| 0x3C - 0x3F | Interrupt Pin, Interrupt Line等 | Interrupt Pin, Interrupt Line等 |
看懂了吗？说白了，Type0头把0x10-0x24这20字节全部分配给了6个BAR，用来让Endpoint上报自己需要的地址空间。Type1头只留了2个BAR，剩下的字节全用来描述下游总线的管理信息——Bus编号、Memory窗口、I/O窗口。
Type1头的额外字段详解
我们展开聊聊Type1头那几个特有的字段，因为这些是Bridge工作的核心：
- Primary Bus Number（偏移0x18）：桥上游所在的总线号。桥的上游端口连接到哪条总线，就填哪个号。
- Secondary Bus Number（偏移0x19）：桥下游所在的总线号。桥的下游端口连接到哪条总线，就填这个号。
- Subordinate Bus Number（偏移0x1A）：下游可达的最大总线号。如果桥下游连了另一个Switch，这个号要能覆盖。
- Secondary Latency Timer（偏移0x1B）：控制桥下游总线的访问延迟，现在这个字段用得少了，但在旧系统中还有影响。
- I/O Base / I/O Limit（偏移0x1C）：定义桥下游的I/O地址窗口，告诉系统哪些I/O地址可以通过这个桥访问。
- Memory Base / Memory Limit（偏移0x20）：定义非预取存Memory窗口。
- Prefetchable Memory Base / Prefetchable Memory Limit（偏移0x24）：定义预取存Memory窗口，通常用于大块数据搬运。
- Bridge Control（偏移0x3E）：控制桥的各种行为，比如是否转发错误、是否响应特殊周期等。
struct pci_type0_header 和 struct pci_type1_header。你想想看，要是混在一个结构体里，谁还敢直接用偏移访问？
实践中的避坑指南
调PCIe代码这么多年，我总结了几条血泪经验：
- 读到Header Type先判断：我每次读配置空间，第一步就是读Header Type，然后再决定后面的解析逻辑。别偷懒，否则后面全是垃圾数据。
- Type1的BAR只有2个：别想着去读BAR2~BAR5的位置，那些位置在Type1头里是Bus Number和Memory Limit，读出来的值没有任何意义。
- Bridge的Memory窗口必须连续：我曾经遇到过一个问题，一个Bridge的Memory Base小于Memory Limit，但中间有个空隙没对齐，结果下游设备的内存访问时有时无。后来发现是窗口配置没对齐4KB边界。
- Subordinate Bus Number不能小于Secondary Bus Number：这个看起来很简单，但我在实际项目中真见过有人配反了。一旦配反，下游设备直接枚举不出来。
下面这张图，我把Type0和Type1的结构差异画了出来，你一眼就能看出两者的布局不同在哪里：
最后跟你说个事。有一次我在调PCIe Switch的枚举顺序，本来该先配Bridge的Secondary Bus Number，结果我搞反了，先配了Endpoint的BAR。那一下午我都在怀疑人生——为什么下游设备始终枚举不出来？后来一个老同事过来看了一眼：「你Bridge的Bus Number还没配呢！」
嗯，从那以后我再也不跳步骤了。你想想看，Bridge的配置顺序是：先配Bus Number，再配Memory Window，最后才是设备自身的BAR。搞反了，系统根本不知道设备挂在哪条总线上。