2. 先进封装结构与缺陷类型

先进封装的核心变化，是把传统“芯片—引线—基板”的平面互连，转变为“芯片—微凸点—中介层/基板—TSV—再布线”的立体互连。结构越立体，缺陷就越不局限于芯片表面，而会出现在凸点界面、介质层、硅通孔侧壁、芯片边缘和层间结合面。理解缺陷，必须先看清结构。

2.5D/3D、Fan-Out、Chiplet 的结构差异

2.5D 封装的典型结构是：逻辑芯片与 HBM 并排倒装在硅中介层（Interposer）上，中介层内部通过 TSV 和再布线层（RDL）完成横向与纵向互连，再整体贴装到有机基板。它的关键界面有三处：芯片与微凸点、微凸点与中介层焊盘、中介层 TSV 与基板焊球。任何一处出现空洞或分层，都会在热循环中扩展。

3D 封装则把芯片直接堆叠，上下层之间用微凸点或混合键合（Hybrid Bonding）连接，TSV 贯穿硅片把信号从顶层引到底层。3D 结构最怕的是堆叠对准偏差和键合界面污染，因为中间层一旦失效，无法单独返修。

Fan-Out 封装没有基板，芯片先被塑封料包封，再在塑封面上做 RDL 扇出。它的典型缺陷是塑封料与芯片边缘的界面分层、RDL 线路的残留和断路，以及芯片偏移（die shift）导致的线路对不准。

Chiplet 是把大芯片拆成多个小裸片，通过中介层或硅桥（Silicon Bridge）互连。它的缺陷特点是“界面多、对准要求高”：每个 Chiplet 的贴装偏移、微凸点缺失、桥接区开路，都会让整个模块失效。

五类缺陷的成因与判读

空洞最常见于微凸点回流焊和 TSV 电镀填充。微凸点空洞多因助焊剂挥发气体未排出，或焊料润湿不良；TSV 空洞则来自电镀液添加剂比例失衡，导致孔内沉积速率不均。判读时，X-ray 下空洞呈圆形暗斑，空洞率超过凸点截面积 25% 通常判为不合格；TSV 空洞在红外或声学扫描中表现为孔轴方向的连续暗带。

裂纹多发生在 TSV 侧壁和芯片边缘。TSV 铜与硅的热膨胀系数差异约 5 倍，热循环中铜柱膨胀会挤压周围介质，形成径向裂纹。芯片边缘裂纹则常由划片或搬运应力引入。判读依据是裂纹是否贯穿介质层：若仅停留在钝化层，可降级使用；若延伸到金属布线，则直接报废。

偏移在 Chiplet 和 Fan-Out 中尤为关键。贴装偏移量通常用微米衡量，示例判据可设为：Chiplet 贴装偏移 ≤ 3 μm 为优，3～8 μm 需评估，> 8 μm 判为失效。Fan-Out 中芯片偏移会直接导致 RDL 线路与芯片焊盘错位，表现为开路或短路。

残留包括 RDL 蚀刻残留、助焊剂残留和塑封飞边。RDL 残留会改变线路间绝缘电阻，严重时形成漏电通道；助焊剂残留若未清洗干净，会在后续高温工序中碳化，诱发分层。判读时可用扫描声学显微镜（SAM）观察界面反射信号，残留区域通常呈现异常高反射。

界面分层是先进封装中最隐蔽也最致命的缺陷。它发生在两种材料结合面，如芯片与塑封料、RDL 与介质层、键合界面。分层初期不影响电性能，但会在热循环中扩展，最终导致开路或短路。SAM 是主要判读工具，分层区域在 C-Scan 图中表现为高亮白色区域。

结构—缺陷对照速查