1. 刻蚀良率工程导论

在半导体制造中，刻蚀是把光刻图形真正“转移到薄膜上”的关键一步。Lam Research 的刻蚀设备广泛用于导体、介质与先进封装等环节，其价值不只是“把材料去掉”，而是在纳米尺度上同时控制线宽、侧壁角、深度、选择比、均匀性与缺陷。良率工程的核心，就是把这些可测量的物理量，与最终电性能、可靠性和芯片产出率建立可追溯的联系。

刻蚀良率工程可以理解为一条从“图形定义”到“电性验证”的闭环：光刻定义掩膜，刻蚀决定形貌，量测给出偏差，工艺工程师据此调整参数，最终由良率数据判断调整是否有效。Lam 设备在这一链条中承担的是“形貌塑造者”的角色，它既受上游光刻与薄膜影响，也直接影响下游沉积、清洗与电性测试。

良率定义与 KPI 体系

良率通常分为三类：晶圆良率（Wafer Yield，可正常流片的晶圆比例）、芯片良率（Die Yield，单晶圆上合格芯片比例）和参数良率（Parametric Yield，电参数落在规格内的比例）。刻蚀工程最常关注的是芯片良率与参数良率，因为刻蚀偏差往往表现为局部尺寸漂移、侧壁异常或残留，而不是整片报废。

刻蚀 KPI 可分为三类：形貌类（CD、侧壁角、深度、粗糙度）、均匀性类（片内、片间、批间 3σ）、缺陷类（残留、微掩膜、颗粒、等离子体损伤）。例如，某介质刻蚀步骤要求 CD 目标 45 nm、允许 ±2 nm，片内 3σ ≤1.5 nm；若实测 3σ 达到 2.4 nm，即使均值合格，也会因局部超规导致参数良率下降。这类“均值合格但分布超标”的情况，是刻蚀良率工程最常见的切入点。

课程任务全景图

本课程围绕 Lam 刻蚀设备，按“认识对象—建立指标—分析数据—定位问题—优化工艺—验证良率”的路径展开。前段建立设备与工艺基础，中段进入量测、SPC 与缺陷分析，后段聚焦参数优化、窗口管理与良率提升案例。学习时建议始终带着三个问题：当前步骤的关键 KPI 是什么？异常来自设备、工艺还是上游？调整后用什么数据证明有效？

从图中可以看到，良率工程不是单点动作，而是一个带反馈的闭环：设备参数改变刻蚀形貌，形貌被量测转化为 KPI 数据，数据再反过来修正工艺窗口。课程后续章节会依次展开这条链路上的每个环节，但第 1 章要建立的是整体判断力——看到一组良率数据时，能迅速判断它属于形貌、均匀性还是缺陷问题，并知道下一步该查设备、查工艺还是查上游。

一个典型判断示例

假设某批 25 片晶圆完成介质刻蚀后，CD 均值 45.1 nm（目标 45±2 nm），片内 3σ 为 2.6 nm，同时缺陷扫描发现少量微掩膜残留。此时不能只盯均值，因为均值合格掩盖了分布超标和残留风险。合理的处理顺序是：先确认量测重复性与片内分布形态，再检查静电吸盘温度均匀性、气流分布与终点检测曲线，最后结合残留位置判断是否与微掩膜或聚合物沉积有关。只有把“数据异常—设备/工艺原因—调整动作—复测结果”串起来，才算完成一次良率工程闭环。

学习本章后，应能用自己的话说明：Lam 刻蚀设备在制造链中的位置、良率的三层定义、刻蚀 KPI 的三类划分，以及课程从设备基础到良率验证的整体路径。后续每一章都会围绕这条主线，逐步加入可操作的参数、数据与判断方法。