2. 薄膜应力物理基础

薄膜应力是沉积膜层与衬底之间力学失配的宏观表现。在工程上，通常把薄膜应力分为本征应力、热应力和外应力三类。理解它们的产生机理，是后续控制晶圆翘曲、抑制裂纹和稳定器件性能的前提。本节先建立应力分类与来源的物理图像，再讨论晶格失配、杂质嵌入、相变和热膨胀系数差异如何贡献应力，最后给出应力影响晶圆与器件的路径。

一、三类应力的物理来源

本征应力是薄膜在沉积过程中，由于自身微观结构未达到平衡态而“冻结”下来的应力。它不依赖衬底的热膨胀差异，即使沉积温度与室温相同也可能存在。典型来源包括：原子在衬底表面的迁移能力不足，导致岛状生长和晶界合并时产生拉应力；高能粒子轰击使膜层原子被“挤入”过密位置，形成压应力；杂质或反应副产物嵌入晶格间隙，撑开晶格产生压应力；以及非晶态向晶态转变时体积收缩产生拉应力。本征应力的大小和符号对沉积方式极为敏感，例如蒸发镀膜常呈拉应力，而溅射镀膜在低气压、高功率条件下常呈压应力。

热应力来源于薄膜与衬底热膨胀系数（CTE）的差异。沉积时膜层与衬底在较高温度下结合，冷却到室温后，若膜层CTE大于衬底，膜层收缩更多，受到衬底约束而呈拉应力；反之则呈压应力。热应力可用近似公式估算：σ_th ≈ (E_f / (1 - ν_f)) · (α_f - α_s) · ΔT，其中E_f为膜层杨氏模量，ν_f为泊松比，α_f和α_s分别为膜层与衬底的热膨胀系数，ΔT为沉积温度与室温之差。该式说明，热应力与温差和CTE差成正比，因此高温沉积工艺往往热应力更显著。

外应力是薄膜形成后由外部载荷或工艺步骤引入的应力，例如后续退火、刻蚀、化学机械抛光、封装贴装或探针接触。外应力不一定均匀分布，可能造成局部应力集中，是裂纹和分层的重要诱因。

二、晶格失配与杂质嵌入的贡献

当薄膜在衬底上外延生长时，若两者晶格常数不同，界面处原子必须“妥协”排列。晶格失配度定义为 f = (a_f − a_s) / a_s。失配较小时，薄膜通过弹性应变来匹配衬底，形成共格界面，此时膜层内储存应变能；失配增大到临界厚度以上，会通过位错释放部分应变，但位错本身又成为应力集中源。以硅衬底上外延锗为例，Ge与Si的晶格失配约4.2%，在较厚膜层中会形成高密度位错，导致膜层呈现显著压应力倾向。

杂质嵌入是另一条重要路径。沉积过程中引入的氩、氢、氧、碳等杂质原子，若以间隙方式存在于晶格中，会撑大局部晶格体积，产生压应力；若杂质导致空位聚集，则可能产生拉应力。在溅射工艺中，工作气体氩的嵌入量随溅射气压和偏压变化，是调控本征应力符号的常用手段。工程上常通过降低溅射气压、提高靶功率或施加衬底偏压来增加离子轰击，使膜层由拉应力转向压应力。

三、相变与热膨胀系数差异

相变对应力的贡献来自体积变化。例如，某些金属薄膜在沉积后从亚稳态相转变为稳定相时，若新相体积小于旧相，膜层收缩受衬底约束而产生拉应力；反之则产生压应力。相变往往伴随退火过程发生，因此退火曲线中常出现应力突变点，可作为相变温度的判据。

热膨胀系数差异是热应力的直接来源。常见材料中，硅的CTE约2.6×10⁻⁶/K，二氧化硅约0.5×10⁻⁶/K，铝约23×10⁻⁶/K，铜约17×10⁻⁶/K。以铝膜沉积在硅衬底上为例，若沉积温度为300°C，室温25°C，ΔT = −275 K，α_Al − α_Si ≈ 20.4×10⁻⁶/K，铝膜冷却时收缩远大于硅，受到硅衬底约束而呈拉应力。若铝膜E/(1−ν)约为100 GPa，则热应力估算约为100 GPa × 20.4×10⁻⁶ × (−275) ≈ −0.56 GPa，负号表示拉应力。这一量级已足以使薄晶圆产生明显翘曲。

四、应力对晶圆与器件的影响路径

应力首先表现为晶圆翘曲。曲率法是最常用的测量手段：通过激光扫描晶圆表面，测得曲率半径R，再用Stoney公式反推膜层平均应力：σ = (E_s · t_s²) / (6 · (1−ν_s) · t_f · R)，其中E_s、ν_s、t_s分别为衬底模量、泊松比和厚度，t_f为膜层厚度。拉应力使晶圆凹面朝上，压应力使凸面朝上。翘曲过大会导致光刻套刻误差、键合对准失败和传输吸盘异常。

当应力超过膜层或界面强度时，会引发裂纹与分层。拉应力倾向于使膜层开裂，裂纹垂直于膜面扩展；压应力则易导致膜层鼓泡或从衬底剥离。界面处的剪切应力与能量释放率决定分层是否扩展，因此界面清洁度和附着层设计至关重要。

在器件层面，应力通过改变能带结构和缺陷态影响性能。拉应力可提升NMOS迁移率，但可能降低PMOS性能；压应力则相反。应力还会导致阈值电压漂移、漏电流增加和噪声上升。对于薄膜体声波谐振器、MEMS传感器等对机械应力敏感的结构，应力甚至直接决定谐振频率和灵敏度。因此，在工艺集成中必须把应力作为与膜厚、电阻率并列的关键控制参数，通过沉积参数、退火曲线和叠层设计进行综合调控。