3. 薄膜沉积技术总览
存储器制造中的每一层薄膜，都不是“随便镀上去”的。DRAM 的电容介质、3D NAND 的电荷存储层与阻挡层、逻辑外围的金属互连，对薄膜的厚度精度、台阶覆盖性、杂质含量、晶体取向和界面质量要求各不相同。理解 CVD、PVD、ALD、外延这四类沉积技术的基本原理与边界，是后续做设备选型和工艺整合的前提。
四类沉积技术的原理差异
CVD（化学气相沉积）依靠前驱体气体在晶圆表面发生化学反应生成固态薄膜。反应能量可由热、等离子体或光提供。以 LPCVD 沉积多晶硅为例，常用 SiH₄ 在 550～650 ℃、0.1～1 Torr 条件下热分解：SiH₄ → Si + 2H₂。CVD 的优点是台阶覆盖性好、沉积速率高、可批量处理；缺点是反应温度较高，且气相成核可能产生颗粒。
PVD（物理气相沉积）通过溅射或蒸发把靶材原子“物理搬运”到晶圆表面，不发生化学反应。磁控溅射中，Ar⁺ 轰击金属靶（如 Ti、Ta、Cu、Al），靶原子以几 eV 能量沉积。PVD 适合金属电极、阻挡层和种子层，薄膜纯度高、速率快，但台阶覆盖性差，深孔底部容易变薄，通常需要与 ALD 或 CVD 配合。
ALD（原子层沉积）把化学反应拆成两个自限制半反应，每个循环只生长约 0.5～1.5 Å。以 Al₂O₃ 为例：前驱体 TMA 脉冲吸附后吹扫，再通 H₂O 脉冲反应，再吹扫，如此循环。由于表面反应自饱和，ALD 具有原子级厚度控制、近乎完美的共形覆盖和大面积均匀性，代价是速率低、前驱体成本高。
外延（Epitaxy）是在单晶衬底上生长具有特定晶向的单晶薄膜，分为同质外延和异质外延。硅外延常用 SiHCl₃ 或 SiH₂Cl₂ 在 1000～1150 ℃ 下还原沉积，可精确控制掺杂浓度和厚度，用于形成低缺陷的沟道或埋层。外延对衬底清洁度和晶格匹配要求极高。
存储器制造中的技术选型逻辑
选型的核心不是“哪种技术最好”，而是“这层膜在结构中的位置和功能决定它必须满足什么”。可以按三个维度判断：几何约束（深宽比、台阶、开口尺寸）、电学/物理要求（厚度精度、杂质、晶向、界面态）、产能与成本（速率、批次、前驱体价格）。
以 3D NAND 为例，存储孔深宽比可超过 40:1。电荷阻挡层、电荷存储层、隧穿氧化层和沟道多晶硅都必须沿孔壁共形覆盖，此时 ALD 几乎是唯一选择。而字线金属（钨）填充前的 TiN 阻挡层也常用 ALD，因为 PVD 在孔底覆盖不足会导致阻挡失效。相比之下，外围电路的 Al 或 Cu 互连、焊盘金属则优先用 PVD，因为线宽较大、速率要求高，PVD 的覆盖性足够。
DRAM 电容方面，高k介质（如 ZrO₂/Al₂O₃ 叠层）需要在深沟槽或高柱结构上实现纳米级厚度控制，ALD 是主流。电容顶电极常用 TiN，也以 ALD 或 CVD 为主。而 DRAM 的埋入式字线金属钨，则可能采用 CVD 钨配合 ALD TiN 阻挡层。
外延在存储器中主要用于需要单晶质量的区域，例如 DRAM 外围的 SiGe 应变沟道、3D NAND 的源极外延，或先进逻辑的 Si/SiGe 超晶格。它不追求覆盖性，而追求晶格完整性和掺杂剖面控制。
Applied Materials 沉积平台谱系
Applied Materials 在四类技术上都有对应平台，且针对存储器做了专门优化。以下为常见平台与典型应用的对应关系（示例性归纳，具体机型配置以实际产线为准）：
| 技术类别 | 典型平台 | 存储器应用示例 | 关键能力 |
|---|---|---|---|
| CVD | Producer 系列、Precision 系列 | Poly-Si 栅极、SiN 侧墙、SiO₂ 隔离 | 批量产能、厚膜均匀性 |
| PVD | Endura 系列、SIP 平台 | Cu 种子层、Ta/TaN 阻挡层、Al 互连 | 高纯金属、高速率、多腔集成 |
| ALD | Olympia、Nokota、Centura 平台 | 高k 介质、TiN 阻挡层、3D NAND 共形膜 | 原子级厚度、高深宽比共形性 |
| 外延 | Epi 系列、Centura Epi | SiGe 沟道、源漏外延、埋层 | 单晶质量、掺杂剖面控制 |
实际选型时，设备工程师通常先看结构深宽比和厚度公差，再看产能和成本。例如，一个深宽比 20:1 的接触孔，若需要 5 nm TiN 阻挡层，ALD 的共形性明显优于 PVD；但若该孔深宽比只有 3:1，且产能压力大，PVD 配合优化准直器也可能满足要求。这种“几何—电学—产能”的三角权衡，是后续每一层薄膜工艺整合的起点。