1. 编码器信号完整性导论

在运动控制系统中,编码器是位置与速度反馈的“感官”。控制器发出的指令能否被准确执行,很大程度上取决于编码器回传的信号是否真实、稳定、可判读。所谓信号完整性(Signal Integrity, SI),指的是信号从发送端经传输通道到达接收端后,其电压幅度、时序关系、边沿形状和逻辑状态仍能被接收电路正确识别的程度。对编码器而言,信号完整性不是单纯的“波形好不好看”,而是直接决定计数是否丢脉冲、方向是否误判、位置是否漂移、系统是否偶发报警。

理解编码器信号完整性,需要同时抓住三个层面:信号本身(幅度、边沿、抖动、噪声容限)、传输通道(线缆、阻抗、长度、屏蔽、接地)以及接收端(差分接收器阈值、滤波、采样时钟、光耦或长线接收芯片的带宽)。三者任一处失配,都会在最终计数结果上表现为“多计”“少计”“跳变”或“通信校验错误”。

编码器输出信号的三种主要类型

工业现场常见的编码器输出可归为三类,它们的信号完整性关注点差异明显。

增量式输出通常提供 A、B 两路正交方波以及 Z 相零位脉冲,部分还带 U、V、W 换向信号。A、B 相位差 90°电角度,控制器通过判断哪一路超前来确定旋转方向,并对边沿计数得到相对位移。其信号完整性核心在于:边沿是否陡峭、两路相位是否严格保持 90°、是否存在毛刺导致误触发、差分对是否共模抑制良好。典型电气形式包括 5V TTL/HTL 单端、RS-422 差分(如 26LS31 驱动)以及集电极开路输出。

绝对式输出在每个位置直接给出唯一编码,常见串行协议有 SSI、BiSS、EnDat、多摩川、松下等,也有并行格雷码输出。其信号完整性关注点从“边沿计数”转向“时序与数据帧”:时钟频率、建立/保持时间、数据眼图、CRC 校验、帧间隔以及长线反射。绝对式一旦出现位错误,往往表现为位置整体跳变而非单脉冲误差,因此对通道质量与协议容错要求更高。

正余弦(Sin/Cos)模拟输出输出两路相位差 90°的正弦与余弦信号,典型幅度为 1Vpp(差分)或 0.5Vpp 单端。控制器通过反正切运算细分角度,可实现远高于方波计数的分辨率。其信号完整性重点在于:幅度一致性、正交误差、谐波失真、直流偏置、共模噪声以及线缆分布电容造成的高频衰减。正余弦信号对干扰更敏感,因为任何叠加噪声都会直接转化为角度误差。

编码器信号完整性:三类输出与干扰路径 编码器 光电/磁电 码盘 + 敏感元件 输出驱动级 (TTL / RS-422 / OC) 增量式 A/B/Z 正交方波 · 90°相位差 关注:边沿陡度 / 毛刺 差分共模抑制 绝对式串行 SSI / BiSS / EnDat 关注:时钟时序 / 眼图 CRC 校验 / 帧间隔 正余弦 1Vpp Sin / Cos 模拟差分 关注:幅度 / 正交误差 谐波 / 偏置 / 噪声 传输通道 双绞屏蔽电缆 特性阻抗 120Ω 线长 / 分布电容 屏蔽层接地方式 与动力线间距 干扰源: 变频器 PWM 继电器 / 接触器 伺服动力线 静电放电 ESD 耦合方式: 容性 / 感性 / 传导 地环路 / 共模 接收端 差分接收器 (26LS32 / AM26LV32) 数字滤波 / 施密特 计数 / 解码 MCU CRC / 校验 位置 / 速度输出 电磁干扰注入 失配结果:丢脉冲 · 方向误判 · 位置跳变 · 通信校验错误

常见信号完整性问题及其表现

现场问题往往不是单一原因,而是多个因素叠加。以下四类最为典型。

  • 反射与振铃:当线缆长度与信号上升时间不匹配、终端未做阻抗匹配时,边沿处出现上冲、下冲和振铃。增量式表现为多次误触发,绝对式表现为时钟边沿处数据采样错误。经验上,当线缆延迟超过上升时间的 1/6 时,就应认真考虑终端匹配。
  • 串扰与共模噪声:编码器线缆与伺服动力线、变频器输出线并行敷设时,PWM 的 dv/dt 通过分布电容耦合到信号线。差分对可抑制部分共模,但若双绞节距不均或屏蔽层两端接地形成地环路,共模会转化为差模干扰。
  • 地电位差与地环路:编码器地与控制器地之间存在电位差,尤其在长距离、大功率设备中。该电位差叠加在信号上,轻则压缩噪声容限,重则击穿接收器输入。正确做法通常是屏蔽层单端接地,或采用隔离型接收/发送器件。
  • 边沿退化与码间干扰:长线分布电容使方波边沿变缓,正余弦信号高频分量衰减导致幅度下降和相位偏移。当边沿慢到接收器阈值附近时,抖动被放大,计数稳定性急剧下降。

抗干扰设计目标

抗干扰设计不是追求“绝对无噪声”,而是让系统在真实电磁环境中保持可判读的噪声容限和时序裕量。具体目标可归纳为四点:

  1. 保幅度:接收端差分电压在协议规定范围内,如 RS-422 接收器要求差分幅度不低于 200mV,正余弦 1Vpp 信号到达接收端后幅度衰减不超过约 20%。
  2. 保时序:边沿上升/下降时间满足接收器要求,绝对式时钟与数据的建立/保持时间留有余量,通常建议裕量不低于 20%。
  3. 保判读:通过差分传输、屏蔽、滤波、隔离等手段,使噪声不转化为错误的逻辑状态或角度误差。
  4. 保可诊断:系统应能区分“真实运动”与“干扰跳变”,例如通过 CRC、超时、信号幅值监测、边沿合理性检查来报警,而不是默默丢数。
一个实用的判断顺序:先看波形(示波器差分探头看边沿与幅度),再看布线(是否与动力线并行、屏蔽是否单端接地),最后看接收端配置(终端电阻、滤波、隔离)。多数现场问题在第二步就能找到根因。

从“信号”到“系统”的视角

编码器信号完整性最终要落到系统层面:同样的编码器,在不同线缆、不同接地、不同接收电路下,表现可能完全不同。设计时应把编码器、线缆、接收器视为一个完整的信号链,而不是孤立部件。增量式重点防误触发,绝对式重点防时序与帧错误,正余弦重点防幅度与相位失真。明确本节三类信号的差异,后续章节才能有针对性地展开线缆选型、屏蔽接地、差分驱动、滤波与隔离等具体设计。

需要强调的是,信号完整性设计具有明显的“木桶效应”:驱动能力、线缆质量、接收阈值、接地方式中任何一环薄弱,都会成为系统稳定性的短板。因此,从选型阶段就应把编码器输出类型、传输距离、电磁环境一并纳入考量,而不是等到现场出现丢脉冲再被动整改。