2. 运动控制系统的实时性指标与确定性定义

在实时运动控制中，“快”并不等于“实时”。一个控制周期平均只用 200 μs 完成，但如果偶尔某几个周期跳到 800 μs，伺服轴仍可能在高速段出现速度波动、位置超差甚至报警。因此，评价运动控制系统不能只看平均性能，而必须看它在最坏情况下是否仍能满足约束。本节围绕周期抖动、最坏执行时间、端到端延迟、时钟同步误差四个核心指标展开，并结合伺服驱动与轨迹插补场景给出确定性边界的定义方法。

一、四个核心指标的含义与来源

周期抖动（Jitter）指实际控制周期相对标称周期的偏差。若标称周期为 T_s = 1 ms，实际触发时刻为 t_k，则抖动可表示为 J_k = (t_k - t_{k-1}) - T_s。抖动分为两类：触发抖动来自定时器、中断响应和操作系统调度；执行抖动来自任务内部代码路径长度变化、缓存命中率波动、总线访问竞争。抖动直接决定速度环输出的时间均匀性——位置指令按等间隔生成，若执行时刻不均匀，等效于给速度环叠加了一个随机的相位扰动。

最坏执行时间（WCET）是任务在给定硬件与软件配置下，所有可能输入路径中执行时间的上界。它不是平均值，也不是测量到的最大值，而是需要结合代码路径分析、缓存行为、中断嵌套和总线仲裁得出的保守估计。工程上常用“测量最大值 × 安全系数”作为近似，但必须明确这只是估计，不能替代严格分析。

端到端延迟从传感器采样时刻算起，经过滤波、轨迹插补、位置环、总线传输、驱动器电流环，直到执行器输出力矩，整条链路的时间总和。它决定了系统对扰动的响应速度，也影响轨迹跟踪误差。

时钟同步误差出现在多轴、多节点系统中。各驱动器本地时钟与主站时钟之间存在偏移和漂移，若同步误差为 Δ，则多轴插补时各轴实际执行时刻不一致，导致合成轨迹偏离理想路径。EtherCAT 分布式时钟（DC）可将同步误差压缩到亚微秒级，但前提是主站与从站都正确配置并补偿传输延迟。

二、确定性边界的定义方法

确定性边界不是单一数字，而是一组约束的集合。对某个控制任务，其确定性边界可定义为：在给定硬件平台、操作系统配置、总线拓扑和任务集下，满足以下全部条件的工作区间：

• 周期抖动 |J_k| ≤ J_max，例如位置环 J_max = 50 μs；
• 最坏执行时间 WCET ≤ T_s − J_max − 预留余量，确保任务在下一周期触发前完成；
• 端到端延迟 L_e2e ≤ L_max，由轨迹跟踪误差要求反推；
• 时钟同步误差 Δ ≤ Δ_max，由多轴插补精度要求决定。

以 1 ms 位置环为例：若测得 WCET 为 620 μs，抖动上界为 80 μs，则剩余余量为 1000 − 620 − 80 = 300 μs。这 300 μs 必须覆盖中断嵌套、总线突发和操作系统调度开销。若实际运行中抖动偶尔超过 80 μs，则确定性边界被突破，系统进入“非确定性”状态，此时即使平均性能仍好，也不能认为满足实时要求。

三、伺服驱动与轨迹插补场景中的指标落地

在伺服驱动侧，电流环通常运行在 10～20 kHz，周期 50～100 μs，对抖动极为敏感。若电流环触发抖动达到 10 μs，在 20 kHz 下已占周期的 20%，会导致 PWM 占空比更新时刻不一致，产生电流谐波和转矩脉动。因此电流环的确定性边界通常要求抖动小于周期的 5%。

在轨迹插补侧，位置环周期多为 1 ms 或 500 μs。插补器在每个周期计算下一时刻的位置指令，若执行时间波动大，会导致指令更新时刻不均匀。对于高速小线段插补，这种不均匀会直接反映为速度波动。工程上常将插补任务与通信任务分离，插补任务绑定独立 CPU 核，通信任务使用实时以太网主站，两者通过共享内存交换数据，避免相互阻塞。

时钟同步方面，多轴插补要求各轴在同一时刻采样和执行。若同步误差为 5 μs，在 1 m/s 进给速度下，对应位置偏差为 5 μm。对于高精度加工，这一偏差已不可忽略。因此需要启用分布式时钟，并在主站侧补偿从站处理延迟和线缆传输延迟。

四、指标之间的耦合关系

四个指标并非独立。抖动增大会压缩 WCET 的可用余量；端到端延迟增大会降低系统对扰动的响应速度，迫使提高增益，而提高增益又可能放大抖动的影响；时钟同步误差会直接叠加到端到端延迟的有效值上。因此，确定性设计需要同时约束这四个量，而不是单独优化某一个。

一个实用的做法是建立“时间预算表”：以控制周期为总预算，逐项分配插补计算、位置环、通信、余量，并规定每项的抖动上限。运行中通过实时监控记录实际抖动和 WCET，若连续多个周期超出预算，则触发降级策略，例如降低插补频率或切换到安全停止。这样，确定性边界就从纸面定义变成了可运行、可监控、可恢复的工程约束。