1. 良率管理概述

1.1 半导体良率的定义

在半导体制造领域，良率（Yield）是指从晶圆投片到最终测试合格芯片的产出比例。它是衡量Fab制造能力、工艺稳定性与成本控制能力的核心指标。良率通常分为以下三个层级：

1.2 良率对Fab成本与竞争力的影响

良率直接决定Fab的单位芯片成本（Cost per Die, CPD）。在晶圆加工成本固定的前提下，良率越高，每片晶圆产出的合格芯片越多，单位成本越低。良率与成本的关系可用以下公式表达：

单位芯片成本 = 晶圆加工成本 ÷ （晶圆总芯片数 × 晶圆良率）

良率对Fab竞争力的影响体现在三个维度：

• 成本优势： 良率每提升1个百分点，对于成熟制程Fab，年节省成本可达数百万至数千万美元；对于先进制程（如7nm以下），良率提升1%可带来上亿美元的成本改善。
• 产能释放： 高良率意味着同等投片量下产出更多合格芯片，等效于在不增加设备投资的情况下提升有效产能。
• 客户信任与订单获取： 良率数据是客户选择代工厂的关键参考指标。稳定的高良率代表Fab具备可靠的工艺控制能力，有助于获得长期订单和溢价空间。

1.3 良率管理的核心目标与挑战

核心目标

1. 快速识别与消除系统性缺陷： 通过缺陷检测、电性测试与失效分析，定位工艺偏差源，减少系统性良率损失。
2. 建立良率监控与预警体系： 构建从晶圆到芯片的实时良率数据采集、统计过程控制（SPC）与异常报警机制。
3. 实现跨部门协同闭环： 推动工艺工程、设备工程、制造运营、质量与产品工程等部门围绕良率目标形成协同工作流。
4. 持续优化工艺窗口： 通过设计实验（DOE）与大数据分析，扩展工艺窗口，降低随机缺陷对良率的影响。

主要挑战

1.4 良率管理全景框架

下图展示了半导体Fab良率管理的核心要素与流程关系，涵盖从晶圆投片到良率分析的全链路：

1.5 良率管理的核心指标

Fab良率管理通常使用以下关键绩效指标（KPI）进行量化评估：

• 综合良率（Overall Yield, OY）： 从投片到出货的全流程累计良率，是Fab整体运营效率的最终体现。
• 缺陷密度（Defect Density, DD）： 单位面积晶圆上的缺陷数量，单位为 defects/cm²，是衡量工艺洁净度与缺陷控制水平的核心指标。
• 关键尺寸均匀性（CD Uniformity）： 光刻与刻蚀后关键尺寸在晶圆内与晶圆间的变异程度，直接影响电性参数分布。
• 电性参数良率（Parametric Yield）： 芯片电性参数（如阈值电压、饱和电流）落在规格范围内的比例，反映工艺窗口的稳定性。
• 良率损失归因率： 各类缺陷或工艺异常对良率损失的贡献比例，用于指导改善优先级。