1. 课程导论

1.1 薄膜沉积技术概述

薄膜沉积是半导体制造中构建器件结构的基础工艺，通过在晶圆表面形成厚度从几纳米到数微米的固态薄膜层，实现导电、绝缘、阻挡或牺牲功能。随着技术节点进入5nm及以下，薄膜的厚度控制精度已从“纳米级”逼近“原子级”，对沉积技术的选择提出了严苛要求。

当前主流的薄膜沉积技术可分为三大类：

1.2 PECVD与ALD在先进节点中的重要性

1.2.1 PECVD：低温高速沉积的利器

等离子体增强化学气相沉积（PECVD）利用射频等离子体分解反应气体，使沉积温度从传统CVD的600~800°C降至200~400°C。这一特性使其在先进节点中具有不可替代的地位：

• 低热预算兼容性： 后段制程（BEOL）中金属互连层对高温敏感，PECVD可在铝/铜互连形成后安全沉积介质层。
• 高沉积速率： 典型速率可达100~500 nm/min，适合厚膜层（如ILD、IMD）的批量生产。
• 应力可调性： 通过调节射频功率、气体比例和压力，可控制薄膜应力从压应力到张应力连续变化，用于补偿晶圆翘曲。

1.2.2 ALD：原子层级的精度之王

原子层沉积（ALD）通过自限制的表面反应实现逐层生长，每循环沉积厚度精确控制在0.1~0.2 nm。在先进节点中，ALD的核心价值体现在：

• 亚纳米级厚度控制： 适用于高k栅介质（HfO₂、ZrO₂）、金属栅极功函数层（TiN、TaN）等关键超薄层。
• 无与伦比的台阶覆盖： 在深宽比超过100:1的沟槽/通孔中仍能实现100%保形沉积，这是PECVD无法达到的。
• 低缺陷密度： 自限制反应机制避免了气相成核，薄膜致密性高、针孔缺陷极少。

1.3 均匀性调控的核心挑战

无论是PECVD还是ALD，薄膜厚度和成分的均匀性都是决定器件良率和性能一致性的关键。在300 mm甚至450 mm大尺寸晶圆上实现全片均匀性<±2%面临以下核心挑战：

1.3.1 PECVD均匀性挑战

1. 等离子体分布不均匀： 射频电场在腔体内的驻波效应导致中心与边缘等离子体密度差异，直接影响沉积速率分布。
2. 气体耗尽效应： 反应气体从进气口流向排气口过程中浓度逐渐降低，造成晶圆径向厚度梯度。
3. 温度梯度： 加热盘边缘散热较快，晶圆边缘温度低于中心，影响表面反应速率。
4. 射频功率耦合效率： 不同区域等离子体鞘层厚度差异导致离子轰击能量不一致，影响薄膜密度和应力均匀性。

1.3.2 ALD均匀性挑战

1. 前驱体脉冲分布： 前驱体在晶圆表面的吸附量受气流路径和扩散效率影响，大尺寸晶圆边缘可能吸附不足。
2. 吹扫效率差异： 腔体死区或气流死角可能导致副产物残留，引发局部CVD模式生长（非理想ALD），破坏自限制特性。
3. 温度均匀性： ALD对温度极其敏感（Arrhenius行为），±1°C的温度波动即可导致厚度偏差超过±0.5%。
4. 表面终止基团密度： 不同晶向或不同图形密度的区域表面羟基/氨基密度不同，影响前驱体吸附量。

1.4 PECVD与ALD工艺系统对比

下图展示了PECVD与ALD在先进节点应用中的工艺系统架构对比，突出两者在反应腔设计、气体输送和等离子体生成方式上的本质差异：

1.5 均匀性调控的技术路线

针对上述挑战，业界已发展出多维度的均匀性调控策略，本课程后续章节将逐一深入展开：